Wynik wyszukiwania
Zapytanie: UKŁAD REKONFIGUROWALNY
Liczba odnalezionych rekordów: 11



Przej¶cie do opcji zmiany formatu | Wy¶wietlenie wyników w wersji do druku | Pobranie pliku do edytora | Przesłanie wyników do modułu analizy | excel | Nowe wyszukiwanie
1/11
Nr opisu: 0000105292
Tytuł oryginału: On hardware synthesis and implementation of PLC programs in FPGAs
Autorzy: Adam Milik.
¬ródło: -Microprocess. Microsyst. 2016 vol. 44, s. 2-16, bibliogr. 37 poz.
Impact Factor: 1.025
Punktacja MNiSW: 20.000
p-ISSN: 0141-9331
e-ISSN: 1872-9436
DOI:
Słowa kluczowe polskie: PLC ; FPGA ; DSP48 ; LD ; IL ; SFC ; DFG ; synteza wysokiego poziomu ; synteza logiczna ; układ rekonfigurowalny
Słowa kluczowe angielskie: PLC ; FPGA ; DSP48 ; LD ; IL ; SFC ; DFG ; high level synthesis ; logic synthesis ; reconfigurable hardware
Typ publikacji: A
Język publikacji: ENG
Zasieg terytorialny: Z
Afiliacja: praca afiliowana w P¦l.
Dostęp on-line:


2/11
Nr opisu: 0000100890
Tytuł oryginału: On PLCs control program hardware implementation selected problems of mapping and scheduling.
Autorzy: Adam Milik.
¬ródło: W: [13th] IFAC Conference on Programmable Devices and Embedded Systems. PDeS 2015, Cracow, May 13th - 14th, 2015. Preprints. [B.m.] : [b.w.], 2015, s. 363-370, bibliogr. 27 poz.
Organizator: Institute of Electronics. Silesian University of Technology. Gliwice. Poland, Department of Cybernetics and Biomedical Engineering. Faculty of Electrical Engineering and Computer Science. VSB Technical University of Ostrava. Ostrava. Czech Republic, Department of Control and Instrumentation. Faculty of Electrical Engineering and Communication. Brno University of Technology. Brno. Czech Republic
Uwagi: Toż na CD-ROM
Liczba arkuszy wydawniczych: 0,4
Słowa kluczowe polskie: PLC ; FPGA ; DSP48 ; LD ; SFC ; DFG ; synteza wysokiego poziomu ; synteza logiczna ; układ rekonfigurowalny
Słowa kluczowe angielskie: PLC ; FPGA ; DSP48 ; LD ; SFC ; DFG ; high level synthesis ; logic synthesis ; reconfigurable hardware
Typ publikacji: RK
Język publikacji: ENG
Zasieg terytorialny: K
Afiliacja: praca afiliowana w P¦l.
Lokalizacja ¬ródła: P¦l. sygn. Cz.O1 144118 + CD


3/11
Nr opisu: 0000101941
Tytuł oryginału: On PLCs control program hardware implementation selected problems of mapping and scheduling
Autorzy: Adam Milik.
¬ródło: -IFAC-PapersOnLine 2015 vol. 48 iss. 4, s. 354-361, bibliogr.
Uwagi: Referat wygłoszony na: 13th IFAC and IEEE Conference on Programmable Devices and Embedded Systems PDES 2015. Ed. by Adam Milik
Liczba arkuszy wydawniczych: 0,5
e-ISSN: 2405-8963
DOI:
Słowa kluczowe polskie: PLC ; FPGA ; DSP48 ; LD ; SFC ; DFG ; synteza wysokiego poziomu ; synteza logiczna ; układ rekonfigurowalny ; IL
Słowa kluczowe angielskie: PLC ; FPGA ; DSP48 ; LD ; SFC ; DFG ; high level synthesis ; logic synthesis ; reconfigurable hardware ; IL
Typ publikacji: A
Język publikacji: ENG
Zasieg terytorialny: Z
Afiliacja: praca afiliowana w P¦l.
Dostęp on-line:


4/11
Nr opisu: 0000096130
Tytuł oryginału: On ladder diagrams compilation and synthesis to FPGA implemented reconfigurable logic controller
Autorzy: Adam Milik.
¬ródło: -Adv. Electr. Electron. Eng. 2014 vol. 12 nr 5, s. 443-451, bibliogr. 19 poz.
Liczba arkuszy wydawniczych: 0,5
p-ISSN: 1336-1376
e-ISSN: 1804-3119
DOI:
Słowa kluczowe polskie: DFG ; FPGA ; synteza wysokiego poziomu ; IEC61131-3 ; LD ; synteza logiczna ; PLC ; układ rekonfigurowalny
Słowa kluczowe angielskie: DFG ; FPGA ; high level synthesis ; IEC61131-3 ; LD ; logic synthesis ; PLC ; reconfigurable hardware
Typ publikacji: A
Język publikacji: ENG
Zasieg terytorialny: Z
Afiliacja: praca afiliowana w P¦l.
Informacje o dostępie open-access: open-access-licence: OTHER
Dostęp on-line:


5/11
Nr opisu: 0000087667
Tytuł oryginału: Metoda reprezentacji po¶redniej programu PLC opisanego za pomoc± języków LD i SFC na potrzeby syntezy sprzętowej
Tytuł w wersji angielskiej: A common intermediate representation of LD and SFC programs for hardware synthesis purposes
Autorzy: Adam Milik.
¬ródło: -Pomiary Autom. Kontr. 2013 vol. 59 nr 8, s. 799-802, bibliogr. 13 poz.
Punktacja MNiSW: 11.000
p-ISSN: 0032-4140
Słowa kluczowe polskie: sterownik programowalny ; LD ; SFC ; synteza logiczna wysokiego poziomu ; DFG ; graf przepływu danych ; FPGA ; układ rekonfigurowalny ; schemat drabinkowy
Słowa kluczowe angielskie: programmable controller ; LD ; SFC ; high level logic synthesis ; DFG ; data flow graph ; FPGA ; reconfigurable hardware ; ladder diagram
Typ publikacji: A
Język publikacji: POL
Zasieg terytorialny: K
Afiliacja: praca afiliowana w P¦l.
Lokalizacja ¬ródła: P¦l. sygn. P.661
Informacje o dostępie open-access: open-access-licence: OTHER
Dostęp on-line:


6/11
Nr opisu: 0000073910
Tytuł oryginału: Synteza diagramu LD z operacjami arytmetycznymi przeznaczona dla układów FPGA
Tytuł w wersji angielskiej: LD synthesis with arithmetic operations for FPGA
Autorzy: Adam Milik.
¬ródło: -Pomiary Autom. Kontr. 2012 vol. 58 nr 7, s. 617-619, bibliogr. 9 poz.
Punktacja MNiSW: 7.000
p-ISSN: 0032-4140
Słowa kluczowe polskie: sterownik programowalny ; schemat drabinkowy ; LD ; FPGA ; synteza logiczna wysokiego poziomu ; arytmetyka ; układ rekonfigurowalny
Słowa kluczowe angielskie: PLC ; ladder diagram ; LD ; FPGA ; high level logic synthesis ; arithmetic ; reconfigurable hardware
Typ publikacji: A
Język publikacji: POL
Zasieg terytorialny: K
Afiliacja: praca afiliowana w P¦l.
Lokalizacja ¬ródła: P¦l. sygn. P.661
Informacje o dostępie open-access: open-access-licence: OTHER
Dostęp on-line:


7/11
Nr opisu: 0000071068
Tytuł oryginału: Synthesis and implementation of reconfigurable PLC on FPGA platform
Autorzy: Adam Milik, Edward** Hrynkiewicz.
¬ródło: -Int. J. Electron. Telecommun. 2012 vol. 58 no. 1, s. 85-94, bibliogr. 30 poz.
Impact Factor: 0.850
Punktacja MNiSW: 8.000
p-ISSN: 0867-6747
DOI:
Słowa kluczowe polskie: PLC ; FPGA ; synteza logiczna wysokiego poziomu ; układ rekonfigurowalny ; układ arytmetyczny
Słowa kluczowe angielskie: PLC ; Field Programmable Gate Array ; high level logic synthesis ; reconfigurable hardware ; arithmetic circuit
Typ publikacji: A
Język publikacji: ENG
Zasieg terytorialny: K
Afiliacja: praca afiliowana w P¦l.
Lokalizacja ¬ródła: P¦l.
Dostęp on-line:


8/11
Nr opisu: 0000076369
Tytuł oryginału: Automatic implementation of arithmetic operation in reconfigurable logic controllers.
Autorzy: Adam Milik, Andrzej Pułka.
¬ródło: W: 20th European Conference on Circuit Theory and Design. ECCTD 2011, Linkoping, Sweden, August 29-31, 2011. Piscataway : Institute of Electrical and Electronics Engineers, 2011, s. 721-724, bibliogr. 12 poz.
DOI:
Słowa kluczowe polskie: PLC ; FPGA ; synteza logiczna ; układ arytmetyczny ; układ rekonfigurowalny ; synteza wysokiego poziomu
Słowa kluczowe angielskie: PLC ; Field Programmable Gate Array ; logic synthesis ; arithmetic circuit ; reconfigurable hardware ; high level synthesis
Typ publikacji: RK
Język publikacji: ENG
Zasieg terytorialny: Z
Afiliacja: praca afiliowana w P¦l.
Dostęp on-line:


9/11
Nr opisu: 0000068348
Tytuł oryginału: Implementacja wyrażeń arytmetycznych w rekonfigurowalnych sterownikach logicznych
Tytuł w wersji angielskiej: On arithmetic operation implementation in a reconfigurable logic controller
Autorzy: Adam Milik, Andrzej Pułka.
¬ródło: -Pomiary Autom. Kontr. 2011 vol. 57 nr 8, s. 842-844, bibliogr. 10 poz.
Punktacja MNiSW: 7.000
p-ISSN: 0032-4140
Słowa kluczowe polskie: FPGA ; arytmetyka ; układ rekonfigurowalny ; PLC ; sterownik programowalny ; synteza logiczna wysokiego poziomu
Słowa kluczowe angielskie: Field Programmable Gate Array ; arithmetic ; reconfigurable hardware ; PLC ; programmable logic controller ; high level logic synthesis
Typ publikacji: A
Język publikacji: POL
Zasieg terytorialny: K
Afiliacja: praca afiliowana w P¦l.
Lokalizacja ¬ródła: P¦l. sygn. P.661
Informacje o dostępie open-access: open-access-licence: OTHER
Dostęp on-line:


10/11
Nr opisu: 0000014670
Tytuł oryginału: Challenges in implementation of FPAA/FPGA mixed-signal technology.
Autorzy: Adam Ziębiński, Lech** Znamirowski.
¬ródło: W: Proceedings of the International Conference on Engineering Education. ICEE'2005. Global education interlink, Gliwice, Poland, July 25-29, 2005. Vol. 1. Eds: Jerzy Mo¶ciński, Marcin Maci±żek. Gliwice : Silesian University of Technology, 2005, s. 576-588, bibliogr. 37 poz.
Uwagi: Toż na CD
Słowa kluczowe polskie: układ sygnałów mieszanych ; FPAA ; FPGA ; układ rekonfigurowalny
Słowa kluczowe angielskie: mixed signal circuit ; FPAA ; FPGA ; reconfigurable hardware
Typ publikacji: RK
Język publikacji: ENG
Zasieg terytorialny: K
Afiliacja: praca afiliowana w P¦l.
Lokalizacja ¬ródła: P¦l. sygn. Cz.01 112983, Cz.01 E-35


11/11
Nr opisu: 0000001172
Tytuł oryginału: Optimization technique for dynamic reconfiguration of programmable analog/digital arrays
Autorzy: Lech** Znamirowski, O. Palusinski, C. Reiser.
¬ródło: -Analog Integr. Circuits Signal Process. 2002 vol. 31 iss. 1, s. 19-30
Impact Factor: 0.204
p-ISSN: 0925-1030
e-ISSN: 1573-1979
Słowa kluczowe polskie: układ rekonfigurowalny ; filtracja adaptacyjna ; FPGA ; FPAA
Słowa kluczowe angielskie: reconfigurable hardware ; adaptive filtering ; FPGA ; FPAA
Typ publikacji: A
Język publikacji: ENG
Zasieg terytorialny: Z
Afiliacja: praca afiliowana w P¦l.
Dostęp on-line:


stosuj±c format:
Nowe wyszukiwanie