Wynik wyszukiwania
Zapytanie: SYSTEM WIELOPROCESOROWY
Liczba odnalezionych rekordów: 19



Przej¶cie do opcji zmiany formatu | Wy¶wietlenie wyników w wersji do druku | Pobranie pliku do edytora | Przesłanie wyników do modułu analizy | excel | Nowe wyszukiwanie
1/19
Nr opisu: 0000100887
Tytuł oryginału: High level model of time predictable multitask control unit.
Autorzy: Ł. Golly, Adam Milik, Andrzej Pułka.
¬ródło: W: [13th] IFAC Conference on Programmable Devices and Embedded Systems. PDeS 2015, Cracow, May 13th - 14th, 2015. Preprints. [B.m.] : [b.w.], 2015, s. 357-362, bibliogr. 18 poz.
Organizator: Institute of Electronics. Silesian University of Technology. Gliwice. Poland, Department of Cybernetics and Biomedical Engineering. Faculty of Electrical Engineering and Computer Science. VSB Technical University of Ostrava. Ostrava. Czech Republic, Department of Control and Instrumentation. Faculty of Electrical Engineering and Communication. Brno University of Technology. Brno. Czech Republic
Uwagi: Toż na CD-ROM
Liczba arkuszy wydawniczych: 0,3
Słowa kluczowe polskie: system czasu rzeczywistego ; system wbudowany ; system wieloprocesorowy ; przetwarzanie potokowe ; równoległo¶ć ; wielow±tkowo¶ć ; wielozadaniowo¶ć ; urz±dzenia przewidywalne czasowo
Słowa kluczowe angielskie: real-time system ; embedded system ; multiprocessing system ; pipelining processing ; parallelism ; concurrency ; multithreading ; multitasking ; time predictable machine
Typ publikacji: RK
Język publikacji: ENG
Zasieg terytorialny: K
Afiliacja: praca afiliowana w P¦l.
Lokalizacja ¬ródła: P¦l. sygn. Cz.O1 144118 + CD


2/19
Nr opisu: 0000101939
Tytuł oryginału: High level model of time predictable multitask control unit
Autorzy: Ł. Golly, Adam Milik, Andrzej Pułka.
¬ródło: -IFAC-PapersOnLine 2015 vol. 48 iss. 4, s. 348-353, bibliogr.
Uwagi: Referat wygłoszony na: 13th IFAC and IEEE Conference on Programmable Devices and Embedded Systems PDES 2015. Ed. by Adam Milik
Liczba arkuszy wydawniczych: 0,5
e-ISSN: 2405-8963
DOI:
Słowa kluczowe polskie: system czasu rzeczywistego ; system wbudowany ; system wieloprocesorowy ; przetwarzanie potokowe ; równoległo¶ć ; współbieżno¶ć ; wielow±tkowo¶ć ; wielozadaniowo¶ć ; urz±dzenia przewidywalne czasowo
Słowa kluczowe angielskie: real-time system ; embedded system ; multiprocessing system ; pipelining processing ; parallelism ; concurrency ; multithreading ; multitasking ; time predictable machine
Typ publikacji: A
Język publikacji: ENG
Zasieg terytorialny: Z
Afiliacja: praca afiliowana w P¦l.
Dostęp on-line:


3/19
Nr opisu: 0000095370
Tytuł oryginału: Probabilistic elements in analysis of performance of multiprocessor systems
Autorzy: Krzysztof Taborek, Edward** Hrynkiewicz.
¬ródło: -Bull. Pol. Acad. Sci., Tech. Sci. 2014 vol. 62 no. 4, s. 765-771, bibliogr. 22 poz.
Impact Factor: 0.914
Punktacja MNiSW: 25.000
p-ISSN: 0239-7528
e-ISSN: 2300-1917
DOI:
Słowa kluczowe polskie: system wieloprocesorowy ; analiza wydajno¶ci ; model kolejkowy ; układ arbitrażu
Słowa kluczowe angielskie: multiprocessor system ; performance analysis ; queueing model ; arbitration circuit
Typ publikacji: A
Język publikacji: ENG
Zasieg terytorialny: K
Afiliacja: praca afiliowana w P¦l.
Lokalizacja ¬ródła: P¦l. sygn. P.1277
Informacje o dostępie open-access: open-access-licence: CC-BY-NC-ND
Dostęp on-line:


4/19
Nr opisu: 0000091696
Tytuł oryginału: Wielozadaniowy system operacyjny komunikatora systemu diagnostyki cieplnej budynków
Tytuł w wersji angielskiej: The multitasking operating system for a communicator in a building thermal diagnostic system
Autorzy: Jerzy** Jakubiec, Roman** Żurkowski.
¬ródło: -Pomiary Autom. Kontr. 2014 vol. 60 nr 4, s. 228-232, bibliogr. 10 poz.
Punktacja MNiSW: 11.000
p-ISSN: 0032-4140
Słowa kluczowe polskie: system pomiarowy ; diagnostyka cieplna budynku ; system operacyjny ; mikrokontroler ; system wieloprocesorowy
Słowa kluczowe angielskie: measurement system ; thermal diagnostics ; operating system ; microcontroller ; multiprocessing system
Typ publikacji: A
Język publikacji: POL
Zasieg terytorialny: K
Afiliacja: praca afiliowana w P¦l.
Lokalizacja ¬ródła: P¦l. sygn. P.661
Informacje o dostępie open-access: open-access-licence: OTHER
Dostęp on-line:


5/19
Nr opisu: 0000093819
Tytuł oryginału: Probablistyczne elementy w analizie wydajno¶ci systemów wieloprocesorowych.
Autorzy: Krzysztof Taborek, Edward** Hrynkiewicz.
¬ródło: W: Dwunasta Krajowa Konferencja Elektroniki, [Darłowo, 10-13.06.2013]. Materiały konferencji. [Gdańsk] : [Polskie Towarzystwo Elektrotechniki Teoretycznej i Stosowanej. Oddział Gdańsk], 2013, s. 80 + tekst na CD-ROM
ISBN: 978-83-934712-6-3
Organizator: Polskie Towarzystwo Elektrotechniki Teoretycznej i Stosowanej. Oddział Gdańsk, Wydział Elektroniki i Informatyki Politechniki Koszalińskiej
Uwagi: Pełny tekst na CD-ROM
Liczba arkuszy wydawniczych: 3,6
Słowa kluczowe polskie: analiza wydajno¶ci ; model kolejkowy ; system wieloprocesorowy
Słowa kluczowe angielskie: performance analysis ; queueing model ; multiprocessing system
Typ publikacji: RK
Język publikacji: POL
Zasieg terytorialny: K
Afiliacja: praca afiliowana w P¦l.


6/19
Nr opisu: 0000074656
Tytuł oryginału: Analityczna metoda opisuj±ca działanie układów arbitrażu z rotacj± priorytetów
Tytuł w wersji angielskiej: Analytical method of activity description of arbitration circuits with priority rotation
Autorzy: Krzysztof Taborek.
¬ródło: -Elektronika 2012 R. 53 nr 10, s. 76-78, bibliogr. 8 poz.
Punktacja MNiSW: 6.000
p-ISSN: 0033-2089
Słowa kluczowe polskie: klient ; system wieloprocesorowy ; układ arbitrażu ; wydajno¶ć ; rotacja priorytetów
Słowa kluczowe angielskie: client ; multiprocessor system ; queueing model ; efficiency ; priority rotation
Typ publikacji: A
Język publikacji: POL
Zasieg terytorialny: K
Afiliacja: praca afiliowana w P¦l.
Lokalizacja ¬ródła: P¦l. sygn. P.2411
Dostęp on-line:


7/19
Nr opisu: 0000082703
Tytuł oryginału: Analityczna metoda opisuj±ca działanie układów arbitrażu z rotacj± priorytetów.
Autorzy: Krzysztof Taborek.
¬ródło: W: Jedenasta Krajowa Konferencja Elektroniki, [Darłówko Wschodnie, 11-14.06.2012]. Materiały konferencji. [Gdańsk] : [Polskie Towarzystwo Elektrotechniki Teoretycznej i Stosowanej. Oddział Gdańsk], 2012, s. 78
Organizator: Polskie Towarzystwo Elektrotechniki Teoretycznej i Stosowanej. Oddział Gdańsk, Wydział Elektroniki i Informatyki Politechniki Koszalińskiej
Uwagi: Pełny tekst na CD-ROM
Słowa kluczowe polskie: klient ; system wieloprocesorowy ; układ arbitrażu ; wydajno¶ć ; rotacja priorytetów
Słowa kluczowe angielskie: client ; multiprocessor system ; arbitration circuit ; efficiency ; priority rotation
Typ publikacji: RK
Język publikacji: POL
Zasieg terytorialny: K
Afiliacja: praca afiliowana w P¦l.


8/19
Nr opisu: 0000082081
Tytuł oryginału: Dynamic rescheduling of tasks in time predictable embedded systems.
Tytuł w wersji polskiej: Dynamiczne harmonogramowanie zadań w czasowo-przewidywalnych systemach wbudowanych
Autorzy: Andrzej Pułka, Adam Milik.
¬ródło: W: Proceedings of 11th IFAC/IEEE International Conference on Programmable Devices and Embedded Systems. PDeS'2012, Brno, May 23th-25th, 2012. [Brno] : [Brno University of Technology. Faculty of Electrical Engineering and Communication], 2012, s. 280-285, bibliogr. 13 poz.
Organizator: Department of Control and Instrumentation. Faculty of Electrical Engineering and Communication. Brno University of Technology. Czech Republic [et al.]
DOI:
Słowa kluczowe polskie: system czasu rzeczywistego ; system wbudowany ; system wieloprocesorowy ; równoległo¶ć ; współbieżno¶ć ; wielotorowo¶ć ; wielozadaniowo¶ć
Słowa kluczowe angielskie: real time system ; embedded system ; multiprocessing system ; parallelism ; concurrency ; multithreading ; multitasking
Typ publikacji: RK
Język publikacji: ENG
Zasieg terytorialny: Z
Afiliacja: praca afiliowana w P¦l.


9/19
Nr opisu: 0000068426
Tytuł oryginału: Analityczna metoda wyznaczania wydajno¶ci systemów wieloprocesorowych
Tytuł w wersji angielskiej: Analytical method of performance prediction of multiprocessor systems
Autorzy: Krzysztof Taborek.
¬ródło: -Prz. Elektrot. 2011 R. 87 nr 10, s. 72-75, bibliogr. 7 poz.
Impact Factor: 0.244
Punktacja MNiSW: 15.000
p-ISSN: 0033-2097
Słowa kluczowe polskie: model kolejkowy ; system wieloprocesorowy ; układ arbitrażu
Słowa kluczowe angielskie: queueing model ; multiprocessor system ; arbitration circuit
Typ publikacji: A
Język publikacji: POL
Zasieg terytorialny: K
Afiliacja: praca afiliowana w P¦l.
Lokalizacja ¬ródła: P¦l. sygn. P.677
Dostęp on-line:


10/19
Nr opisu: 0000082088
Tytuł oryginału: Analityczna metoda wyznaczania wydajno¶ci systemów wieloprocesorowych.
Autorzy: Krzysztof Taborek.
¬ródło: W: Dziesi±ta Krajowa Konferencja Elektroniki, [Darłówko Wschodnie, 05-09.06.2011]. Materiały konferencji. [Gdańsk] : [Polskie Towarzystwo Elektrotechniki Teoretycznej i Stosowanej. Oddział Gdańsk], 2011, s. 68
Organizator: Polskie Towarzystwo Elektrotechniki Teoretycznej i Stosowanej. Oddział Gdańsk, Wydział Elektroniki i Informatyki Politechniki Koszalińskiej
Uwagi: Pełny tekst na CD-ROM
Słowa kluczowe polskie: model kolejkowy ; system wieloprocesorowy ; układ arbitrażu ; wydajno¶ć
Słowa kluczowe angielskie: queueing model ; multiprocessor system ; arbitration circuit ; efficiency
Typ publikacji: RK
Język publikacji: POL
Zasieg terytorialny: K
Afiliacja: praca afiliowana w P¦l.


11/19
Nr opisu: 0000082644
Tytuł oryginału: System wieloprocesorowy do badania układów arbitrażu - rozwi±zanie sprzętowe.
Autorzy: Krzysztof Taborek, Edward** Hrynkiewicz.
¬ródło: W: Dziewi±ta Krajowa Konferencja Elektroniki, [Darłówko Wschodnie, 30.05-02.06.2010]. Materiały konferencji. [Gdańsk] : [Polskie Towarzystwo Elektrotechniki Teoretycznej i Stosowanej. Oddział Gdańsk], 2010, s. 65
Organizator: Polskie Towarzystwo Elektrotechniki Teoretycznej i Stosowanej. Oddział Gdańsk, Wydział Elektroniki i Informatyki Politechniki Koszalińskiej
Uwagi: Pełny tekst na CD-ROM
Słowa kluczowe polskie: FPGA ; mikroprocesor ; system wieloprocesorowy ; układ arbitrażu ; wydajno¶ć systemu ; pamięć globalna
Słowa kluczowe angielskie: FPGA ; microprocessor ; multiprocessor system ; arbitration circuit ; system efficiency ; global memory
Typ publikacji: RK
Język publikacji: POL
Zasieg terytorialny: K
Afiliacja: praca afiliowana w P¦l.


12/19
Nr opisu: 0000059499
Tytuł oryginału: System wieloprocesorowy do badania układów arbitrażu Rozwi±zanie sprzętowe
Autorzy: Krzysztof Taborek, Edward** Hrynkiewicz.
¬ródło: -Elektronika 2010 R. 51 nr 9, s. 48-51, bibliogr. 8 poz.
p-ISSN: 0033-2089
Słowa kluczowe polskie: FPGA ; mikroprocesor ; pamięć globalna ; system wieloprocesorowy
Słowa kluczowe angielskie: FPGA ; microprocessor ; global memory ; multiprocessor system
Typ publikacji: A
Język publikacji: POL
Zasieg terytorialny: K
Afiliacja: praca afiliowana w P¦l.
Lokalizacja ¬ródła: P¦l. sygn. P.2411
Dostęp on-line:


13/19
Nr opisu: 0000052107
Tytuł oryginału: Nierównomierne obci±żenie procesorów w systemie wieloprocesorowym
Autorzy: Krzysztof Taborek, Zdzisław* Pogoda.
¬ródło: -Elektronika 2009 R. 50 nr 10, s. 60-63, bibliogr. 6 poz.
p-ISSN: 0033-2089
Słowa kluczowe polskie: system wieloprocesorowy ; mikroprocesor ; wydajno¶ć systemu
Słowa kluczowe angielskie: multiprocessor system ; microprocessor ; system efficiency
Typ publikacji: A
Język publikacji: POL
Zasieg terytorialny: K
Afiliacja: praca afiliowana w P¦l.
Lokalizacja ¬ródła: P¦l. sygn. P.2411
Dostęp on-line:


14/19
Nr opisu: 0000050843
Tytuł oryginału: Wielordzeniowa jednostka centralna sterownika logicznego z czasowo-deterministycznym oprogramowaniem
Autorzy: Adam Milik, Andrzej Pułka.
¬ródło: -Pomiary Autom. Kontr. 2009 vol. 55 nr 8, s. 681-683, bibliogr. 6 poz.
p-ISSN: 0032-4140
Słowa kluczowe polskie: sterownik programowalny ; PLC ; maszyna deterministyczna czasowo ; FPGA ; system wieloprocesorowy
Słowa kluczowe angielskie: programmable logic controller ; PLC ; precision timed CPU ; FPGA ; multiprocessor system
Typ publikacji: A
Język publikacji: POL
Zasieg terytorialny: K
Afiliacja: praca afiliowana w P¦l.
Lokalizacja ¬ródła: P¦l. sygn. P.661
Informacje o dostępie open-access: open-access-licence: OTHER
Dostęp on-line:


15/19
Nr opisu: 0000043112
Tytuł oryginału: Równomierne obci±żenie procesorów w systemie wieloprocesorowym
Autorzy: Krzysztof Taborek, Zdzisław* Pogoda.
¬ródło: -Elektronika 2008 R. 49 nr 11, s. 190-192, bibliogr. 7 poz.
p-ISSN: 0033-2089
Słowa kluczowe polskie: procesor ; obci±żenie równomierne ; system wieloprocesorowy ; wydajno¶ć systemu
Słowa kluczowe angielskie: processor ; regular load ; multiprocessor system ; system efficiency
Typ publikacji: A
Język publikacji: POL
Zasieg terytorialny: K
Afiliacja: praca afiliowana w P¦l.
Lokalizacja ¬ródła: P¦l. sygn. P.2411
Dostęp on-line:


16/19
Nr opisu: 0000031061
Tytuł oryginału: Układ arbitrażu z pełn± rotacj± priorytetów do najniższego dla systemu wieloprocesorowego.
Autorzy: Krzysztof Taborek, Edward** Hrynkiewicz, Zdzisław* Pogoda.
¬ródło: W: Szósta Krajowa Konferencja Elektroniki, [Darłówko Wschodnie, 11-13 czerwca 2007]. Materiały konferencji. T. 1. [Gdańsk] : [Polskie Towarzystwo Elektrotechniki Teoretycznej i Stosowanej], 2007, s. 249-254, bibliogr. 6 poz.
Organizator: Polskie Towarzystwo Elektrotechniki Teoretycznej i Stosowanej. Oddział Gdańsk, Wydział Elektroniki i Informatyki Politechniki Koszalińskiej
Słowa kluczowe polskie: układ arbitrażu ; rotacja priorytetów ; system wieloprocesorowy ; wydajno¶ć systemu ; model kolejkowy
Słowa kluczowe angielskie: arbitration circuit ; priority rotation ; multiprocessor system ; system efficiency ; queuing model ; queueing model
Typ publikacji: RK
Język publikacji: POL
Zasieg terytorialny: K
Afiliacja: praca afiliowana w P¦l.
Lokalizacja ¬ródła: P¦l. sygn. Cz.01 119357


17/19
Nr opisu: 0000032121
Tytuł oryginału: Układ arbitrażu z pełn± rotacj± priorytetów do najniższego dla systemu wieloprocesorowego.
Autorzy: Krzysztof Taborek, Edward** Hrynkiewicz, Zdzisław* Pogoda.
¬ródło: W: VI Krajowa Konferencja Elektroniki, [Darłówko Wschodnie, 11-13 czerwca 2007 r.]. Warszawa : Wydaw. Czasopism i Ksi±żek Technicznych SIGMA-NOT, 2007, s. 93-96, bibliogr. 6 poz.
Seria: (Elektronika ; R. 48, nr 11 0033-2089)
Słowa kluczowe polskie: układ arbitrażu ; rotacja priorytetów ; system wieloprocesorowy ; model kolejkowy ; wydajno¶ć systemu
Słowa kluczowe angielskie: queueing model ; priority rotation ; multiprocessor system ; system efficiency
Typ publikacji: RK
Język publikacji: POL
Zasieg terytorialny: K
Afiliacja: praca afiliowana w P¦l.
Lokalizacja ¬ródła: P¦l. sygn. P.2411


18/19
Nr opisu: 0000021530
Tytuł oryginału: Sieci systemowe SAN w architekturze systemów wieloprocesorowych.
Autorzy: Stanisław Kozielski.
¬ródło: W: Nowe technologie sieci komputerowych. Praca zbiorowa. T. 1. Pod red. Stefana Węgrzyna, Lecha Znamirowskiego, Tadeusza Czachórskiego, Stanisława Kozielskiego. Warszawa : Wydaw. Komunikacji i Ł±czno¶ci, 2006, s. 91-108, bibliogr. 21 poz.
ISBN: 978-83-206-1610-1
Słowa kluczowe polskie: system wieloprocesorowy ; sieć SAN ; sieć Myrinet ; standard Infiniband
Słowa kluczowe angielskie: multiprocessor system ; SAN network ; Myrinet network ; Infiniband standard
Typ publikacji: U
Język publikacji: POL
Zasieg terytorialny: K
Afiliacja: praca afiliowana w P¦l.
Lokalizacja ¬ródła: P¦l. sygn. 116294


19/19
Nr opisu: 0000013685
Tytuł oryginału: Układy arbitrażu w systemach wieloprocesorowych. Rozprawa doktorska.
Autorzy: Krzysztof Taborek.
Miejsce i rok obrony: Gliwice, 2003
Opis fizyczny: , 150 s., bibliogr. 96 poz.
Uczelnia i wydział: Politechnika ¦l±ska. Wydział Automatyki, Elektroniki i Informatyki.
Promotor: dr hab. inż. Edward** Hrynkiewicz
Słowa kluczowe polskie: system komputerowy ; systemy ze wspóln± pamięci± ; system wieloprocesorowy ; układ arbitrażu ; algorytm obsługi zgłoszeń ; FPGA
Słowa kluczowe angielskie: computer system ; systems with shared memory ; multiprocessing system ; arbitration circuit ; algorithm for handling requests ; FPGA
Typ publikacji: D
Język publikacji: POL
Zasieg terytorialny: K
Afiliacja: praca afiliowana w P¦l.
Lokalizacja ¬ródła: P¦l. sygn. Cz.Ab. R-3777
Dostęp BCP¦:


stosuj±c format:
Nowe wyszukiwanie