Wynik wyszukiwania
Zapytanie: KOD BINARNY
Liczba odnalezionych rekordów: 2



Przejście do opcji zmiany formatu | Wyświetlenie wyników w wersji do druku | Pobranie pliku do edytora | Przesłanie wyników do modułu analizy | excel | Nowe wyszukiwanie
1/2
Nr opisu: 0000101443
Tytuł oryginału: Własności korekcyjne i efektywne kodowanie podklasy S-NB-IRA kodów LDPC
Autorzy: Wojciech Sułek.
Źródło: -Prz. Telekom. 2015 R. 89 nr 9, dysk optyczny (CD-ROM) s. 1150-1155, bibliogr. 14 poz.
Uwagi: CD-ROM zawiera materiały z XXXI Krajowego Sympozjum Telekomunikacji i Teleinformatyki, Kraków, 16-18 września, 2015
Punktacja MNiSW: 9.000
p-ISSN: 1230-3496
e-ISSN: 2449-7487
DOI:
Słowa kluczowe polskie: kod binarny ; kod S-NB-IRA ; kod niebinarny ; kodowanie ; algorytm macierzowy ; kod LDPC
Słowa kluczowe angielskie: binary code ; S-NB-IRA code ; nonbinary code ; coding ; matrix algorithm ; LDPC code
Typ publikacji: A
Język publikacji: POL
Zasieg terytorialny: K
Afiliacja: praca afiliowana w PŚl.
Lokalizacja Źródła: PŚl. sygn. P.704
Dostęp on-line:


2/2
Nr opisu: 0000090756
Tytuł oryginału: GF(q) LDPC decoder design for FPGA implementation.
Autorzy: Wojciech Sułek, Marcin Kucharczyk, Grzegorz Dziwoki.
Źródło: W: IEEE 10th Consumer Communications and Networking Conference. CCNC 2013, Las Vegas, 11-14 January 2013. Piscataway : Institute of Electrical and Electronics Engineers, 2013, s. 460-465, bibliogr. 17 poz.
ISBN: 978-1-4673-3131-9
Liczba arkuszy wydawniczych: 0,5
Bazy indeksujące publikację: Web of Science; Scopus
DOI:
Słowa kluczowe polskie: kanał AWGN ; pole Galois ; kod binarny ; kod blokowy ; dekodowanie ; FPGA ; kod kontroli parzystości ; kluczowanie z przesunięciem fazy
Słowa kluczowe angielskie: AWGN channel ; Galois field ; binary code ; block code ; decoding ; field programmable gate arrays ; parity check code ; phase shift keying
Typ publikacji: RK
Język publikacji: ENG
Zasieg terytorialny: Z
Afiliacja: praca afiliowana w PŚl.
Dostęp on-line:


stosując format:
Nowe wyszukiwanie