Wynik wyszukiwania
Zapytanie: DFG
Liczba odnalezionych rekordów: 5



Przej¶cie do opcji zmiany formatu | Wy¶wietlenie wyników w wersji do druku | Pobranie pliku do edytora | Przesłanie wyników do modułu analizy | excel | Nowe wyszukiwanie
1/5
Nr opisu: 0000105292
Tytuł oryginału: On hardware synthesis and implementation of PLC programs in FPGAs
Autorzy: Adam Milik.
¬ródło: -Microprocess. Microsyst. 2016 vol. 44, s. 2-16, bibliogr. 37 poz.
Impact Factor: 1.025
Punktacja MNiSW: 20.000
p-ISSN: 0141-9331
e-ISSN: 1872-9436
DOI:
Słowa kluczowe polskie: PLC ; FPGA ; DSP48 ; LD ; IL ; SFC ; DFG ; synteza wysokiego poziomu ; synteza logiczna ; układ rekonfigurowalny
Słowa kluczowe angielskie: PLC ; FPGA ; DSP48 ; LD ; IL ; SFC ; DFG ; high level synthesis ; logic synthesis ; reconfigurable hardware
Typ publikacji: A
Język publikacji: ENG
Zasieg terytorialny: Z
Afiliacja: praca afiliowana w P¦l.
Dostęp on-line:


2/5
Nr opisu: 0000100890
Tytuł oryginału: On PLCs control program hardware implementation selected problems of mapping and scheduling.
Autorzy: Adam Milik.
¬ródło: W: [13th] IFAC Conference on Programmable Devices and Embedded Systems. PDeS 2015, Cracow, May 13th - 14th, 2015. Preprints. [B.m.] : [b.w.], 2015, s. 363-370, bibliogr. 27 poz.
Organizator: Institute of Electronics. Silesian University of Technology. Gliwice. Poland, Department of Cybernetics and Biomedical Engineering. Faculty of Electrical Engineering and Computer Science. VSB Technical University of Ostrava. Ostrava. Czech Republic, Department of Control and Instrumentation. Faculty of Electrical Engineering and Communication. Brno University of Technology. Brno. Czech Republic
Uwagi: Toż na CD-ROM
Liczba arkuszy wydawniczych: 0,4
Słowa kluczowe polskie: PLC ; FPGA ; DSP48 ; LD ; SFC ; DFG ; synteza wysokiego poziomu ; synteza logiczna ; układ rekonfigurowalny
Słowa kluczowe angielskie: PLC ; FPGA ; DSP48 ; LD ; SFC ; DFG ; high level synthesis ; logic synthesis ; reconfigurable hardware
Typ publikacji: RK
Język publikacji: ENG
Zasieg terytorialny: K
Afiliacja: praca afiliowana w P¦l.
Lokalizacja ¬ródła: P¦l. sygn. Cz.O1 144118 + CD


3/5
Nr opisu: 0000101941
Tytuł oryginału: On PLCs control program hardware implementation selected problems of mapping and scheduling
Autorzy: Adam Milik.
¬ródło: -IFAC-PapersOnLine 2015 vol. 28 iss. 4, s. 354-361, bibliogr.
Uwagi: Referat wygłoszony na: 13th IFAC and IEEE Conference on Programmable Devices and Embedded Systems PDES 2015. Ed. by Adam Milik
Punktacja MNiSW: 5.000
Liczba arkuszy wydawniczych: 0,5
Bazy indeksuj±ce publikację: Scopus
e-ISSN: 2405-8963
DOI:
Słowa kluczowe polskie: PLC ; FPGA ; DSP48 ; LD ; SFC ; DFG ; synteza wysokiego poziomu ; synteza logiczna ; układ rekonfigurowalny ; IL
Słowa kluczowe angielskie: PLC ; FPGA ; DSP48 ; LD ; SFC ; DFG ; high level synthesis ; logic synthesis ; reconfigurable hardware ; IL
Typ publikacji: A
Język publikacji: ENG
Zasieg terytorialny: Z
Afiliacja: praca afiliowana w P¦l.
Dostęp on-line:


4/5
Nr opisu: 0000096130
Tytuł oryginału: On ladder diagrams compilation and synthesis to FPGA implemented reconfigurable logic controller
Autorzy: Adam Milik.
¬ródło: -Adv. Electr. Electron. Eng. 2014 vol. 12 nr 5, s. 443-451, bibliogr. 19 poz.
Punktacja MNiSW: 5.000
Liczba arkuszy wydawniczych: 0,5
p-ISSN: 1336-1376
e-ISSN: 1804-3119
DOI:
Słowa kluczowe polskie: DFG ; FPGA ; synteza wysokiego poziomu ; IEC61131-3 ; LD ; synteza logiczna ; PLC ; układ rekonfigurowalny
Słowa kluczowe angielskie: DFG ; FPGA ; high level synthesis ; IEC61131-3 ; LD ; logic synthesis ; PLC ; reconfigurable hardware
Typ publikacji: A
Język publikacji: ENG
Zasieg terytorialny: Z
Afiliacja: praca afiliowana w P¦l.
Informacje o dostępie open-access: open-access-licence: OTHER
Dostęp on-line:


5/5
Nr opisu: 0000087667
Tytuł oryginału: Metoda reprezentacji po¶redniej programu PLC opisanego za pomoc± języków LD i SFC na potrzeby syntezy sprzętowej
Tytuł w wersji angielskiej: A common intermediate representation of LD and SFC programs for hardware synthesis purposes
Autorzy: Adam Milik.
¬ródło: -Pomiary Autom. Kontr. 2013 vol. 59 nr 8, s. 799-802, bibliogr. 13 poz.
Punktacja MNiSW: 11.000
p-ISSN: 0032-4140
Słowa kluczowe polskie: sterownik programowalny ; LD ; SFC ; synteza logiczna wysokiego poziomu ; DFG ; graf przepływu danych ; FPGA ; układ rekonfigurowalny ; schemat drabinkowy
Słowa kluczowe angielskie: programmable controller ; LD ; SFC ; high level logic synthesis ; DFG ; data flow graph ; FPGA ; reconfigurable hardware ; ladder diagram
Typ publikacji: A
Język publikacji: POL
Zasieg terytorialny: K
Afiliacja: praca afiliowana w P¦l.
Lokalizacja ¬ródła: P¦l. sygn. P.661
Informacje o dostępie open-access: open-access-licence: OTHER
Dostęp on-line:


stosuj±c format:
Nowe wyszukiwanie