Wynik wyszukiwania
Zapytanie: FIELD PROGRAMMABLE GATE ARRAYS
Liczba odnalezionych rekordów: 4



Przej¶cie do opcji zmiany formatu | Wy¶wietlenie wyników w wersji do druku | Pobranie pliku do edytora | Przesłanie wyników do modułu analizy | excel | Nowe wyszukiwanie
1/4
Nr opisu: 0000128057
Tytuł oryginału: FPGA-based implementation of bistable function blocks defined in the IEC 61131
Autorzy: Mirosław Chmiel.
¬ródło: -Microprocess. Microsyst. 2019 vol. 65, s. 37-46, bibliogr. 27 poz.
Impact Factor: 1.049
Punktacja MNiSW: 20.000
p-ISSN: 0141-9331
e-ISSN: 1872-9436
DOI:
Słowa kluczowe polskie: programowalny sterownik logiczny ; PLC ; IEC 61131 ; język programowania ; FPGA ; bistabilny blok funkcyjny
Słowa kluczowe angielskie: programmable logic controller ; PLC ; IEC 61131 ; programming language ; field programmable gate arrays ; FPGA ; bistable function block
Typ publikacji: A
Język publikacji: ENG
Zasieg terytorialny: Z
Afiliacja: praca afiliowana w P¦l.
Dostęp on-line:


2/4
Nr opisu: 0000100895
Tytuł oryginału: A hardware implementation of arithmetic operations for an FPGA-based programmable logic controller.
Autorzy: Józef Kulisz, Mirosław Chmiel, A. Krzyżyk, M. Rosół.
¬ródło: W: [13th] IFAC Conference on Programmable Devices and Embedded Systems. PDeS 2015, Cracow, May 13th - 14th, 2015. Preprints. [B.m.] : [b.w.], 2015, s. 471-476, bibliogr. 22 poz.
Organizator: Institute of Electronics. Silesian University of Technology. Gliwice. Poland, Department of Cybernetics and Biomedical Engineering. Faculty of Electrical Engineering and Computer Science. VSB Technical University of Ostrava. Ostrava. Czech Republic, Department of Control and Instrumentation. Faculty of Electrical Engineering and Communication. Brno University of Technology. Brno. Czech Republic
Uwagi: Toż na CD-ROM
Liczba arkuszy wydawniczych: 0,3
Słowa kluczowe polskie: programowalny sterownik logiczny ; jednostka centralna ; jednostka arytmetyczno-logiczna ; algorytmy arytmetyczne ; mikroprocesor ; układ cyfrowy ; układ logiczny
Słowa kluczowe angielskie: programmable logic controller ; central processing unit ; arithmetic and logic unit ; arithmetic algorithms ; microprocessor ; digital circuit ; logic array ; field programmable gate arrays
Typ publikacji: RK
Język publikacji: ENG
Zasieg terytorialny: K
Afiliacja: praca afiliowana w P¦l.
Lokalizacja ¬ródła: P¦l. sygn. Cz.O1 144118 + CD


3/4
Nr opisu: 0000104485
Tytuł oryginału: A hardware implementation of arithmetic operations for an FPGA-based programmable logic controller
Autorzy: Józef Kulisz, Mirosław Chmiel, A. Krzyżyk, M. Rosół.
¬ródło: -IFAC-PapersOnLine 2015 vol. 48 iss. 4, s. 460-465, bibliogr. 22 poz.
Uwagi: Referat wygłoszony na: 13th IFAC and IEEE Conference on Programmable Devices and Embedded Systems - PDES 2015
Liczba arkuszy wydawniczych: 0,3
e-ISSN: 2405-8963
DOI:
Słowa kluczowe polskie: programowalny sterownik logiczny ; jednostka centralna ; jednostka arytmetyczno-logiczna ; algorytmy arytmetyczne ; mikroprocesor ; układ cyfrowy ; układ logiczny
Słowa kluczowe angielskie: programmable logic controller ; central processing unit ; arithmetic and logic unit ; arithmetic algorithms ; microprocessor ; digital circuit ; logic array ; field programmable gate arrays ; floating-point arithmetic
Typ publikacji: A
Język publikacji: ENG
Zasieg terytorialny: Z
Afiliacja: praca afiliowana w P¦l.
Dostęp on-line:


4/4
Nr opisu: 0000090756
Tytuł oryginału: GF(q) LDPC decoder design for FPGA implementation.
Autorzy: Wojciech Sułek, Marcin Kucharczyk, Grzegorz Dziwoki.
¬ródło: W: IEEE 10th Consumer Communications and Networking Conference. CCNC 2013, Las Vegas, 11-14 January 2013. Piscataway : Institute of Electrical and Electronics Engineers, 2013, s. 460-465, bibliogr. 17 poz.
ISBN: 978-1-4673-3131-9
Liczba arkuszy wydawniczych: 0,5
Bazy indeksuj±ce publikację: Web of Science; Scopus
DOI:
Słowa kluczowe polskie: kanał AWGN ; pole Galois ; kod binarny ; kod blokowy ; dekodowanie ; FPGA ; kod kontroli parzysto¶ci ; kluczowanie z przesunięciem fazy
Słowa kluczowe angielskie: AWGN channel ; Galois field ; binary code ; block code ; decoding ; field programmable gate arrays ; parity check code ; phase shift keying
Typ publikacji: RK
Język publikacji: ENG
Zasieg terytorialny: Z
Afiliacja: praca afiliowana w P¦l.
Dostęp on-line:


stosuj±c format:
Nowe wyszukiwanie