Wynik wyszukiwania
Zapytanie: PLD
Liczba odnalezionych rekordów: 13



Przej¶cie do opcji zmiany formatu | Wy¶wietlenie wyników w wersji do druku | Pobranie pliku do edytora | Przesłanie wyników do modułu analizy | excel | Nowe wyszukiwanie
1/13
Nr opisu: 0000120862
Tytuł oryginału: A technology mapping based on graph of excitations and outputs for finite state machines.
Autorzy: Dariusz Kania, Józef Kulisz.
¬ródło: W: Proceedings of the International Conference of Computational Methods in Sciences and Engineering. ICCMSE 2017, Thessaloniki, Greece, 21-25 April 2017. Eds. T. E. Simos, T. Monovasilis, Z. Kalogiratou. Melville : American Institute of Physics, 2017, art. no. 120006, bibliogr. 13 poz.
ISBN: 978-073541596-6
Seria: (AIP Conference Proceedings ; vol. 1906, iss. 1 0094-243X)
Bazy indeksuj±ce publikację: Scopus; Web of Science
DOI:
Słowa kluczowe polskie: FSM ; synteza logiczna ; partycjonowanie ; PLD ; odwzorowanie technologiczne
Słowa kluczowe angielskie: FSM ; logic synthesis ; partitioning ; PLD ; technology mapping
Typ publikacji: RK
Język publikacji: ENG
Zasieg terytorialny: Z
Afiliacja: praca afiliowana w P¦l.


2/13
Nr opisu: 0000120879
Tytuł oryginału: Synthesis of energy-efficient FSMs implemented in PLD circuits.
Autorzy: R. Nawrot, Józef Kulisz, Dariusz Kania.
¬ródło: W: Proceedings of the International Conference of Computational Methods in Sciences and Engineering. ICCMSE 2017, Thessaloniki, Greece, 21-25 April 2017. Eds. T. E. Simos, T. Monovasilis, Z. Kalogiratou. Melville : American Institute of Physics, 2017, art. no. 120003, bibliogr. 16 poz.
ISBN: 978-073541596-6
Seria: (AIP Conference Proceedings ; vol. 1906, iss. 1 0094-243X)
Bazy indeksuj±ce publikację: Scopus; Web of Science
DOI:
Słowa kluczowe polskie: automat skończony ; niski układ zasilania ; PLD ; pobór mocy ; układ synchroniczny
Słowa kluczowe angielskie: finite state machine ; low power circuit ; PLD ; power dissipation ; synchronous circuit
Typ publikacji: RK
Język publikacji: ENG
Zasieg terytorialny: Z
Afiliacja: praca afiliowana w P¦l.


3/13
Nr opisu: 0000112465
Tytuł oryginału: Synthesis of energy-efficient counters implemented in PLD circuits.
Autorzy: Józef Kulisz, R. Nawrot, Dariusz Kania.
¬ródło: W: Proceedings of the International Conference of Computational Methods in Sciences and Engineering. ICCMSE 2016, Athens, Greece, 17-20 March 2016. $Eds. Theodore E. Simos, Zacharoula Kalogiratou, Theodore Monovasilis. Melville : American Institute of Physics, 2016, 030006-1-030006-4, bibliogr. 17 poz.
ISBN: 978-0-7354-1454-9
Seria: (AIP Conference Proceedings ; vol. 1790 0094-243X)
Liczba arkuszy wydawniczych: 0,5
Bazy indeksuj±ce publikację: Web of Science
DOI:
Słowa kluczowe polskie: obwód niskiego zasilania ; pobór mocy ; układ synchroniczny ; automat skończony ; PLD
Słowa kluczowe angielskie: low power circuit ; power dissipation ; synchronous circuit ; finite state machine ; PLD
Typ publikacji: RK
Język publikacji: ENG
Zasieg terytorialny: Z
Afiliacja: praca afiliowana w P¦l.
Dostęp on-line:


4/13
Nr opisu: 0000106848
Tytuł oryginału: Technology mapping based on modified graph of outputs.
Autorzy: Dariusz Kania, Marcin Kubica.
¬ródło: W: International Conference of Computational Methods in Sciences and Engineering. ICCMSE 2015, Athens, Greece, 20-23 March 2015. Eds.: Theodore E. Simos, Zacharoula Kalogiratou, Theodore Monovasilis. Melville : American Institute of Physics, 2015, art. no. 060003 s. 1-4, bibliogr. 13 poz.
ISBN: 978-0-7354-1349-8
Seria: (AIP Conference Proceedings ; vol. 1702, iss. 1 0094-243X)
Liczba arkuszy wydawniczych: 0,2
Bazy indeksuj±ce publikację: Scopus; EBSCOhost; Web of Science
DOI:
Słowa kluczowe polskie: dekompozycja ; synteza logiczna ; partycjonowanie ; PLD ; odwzorowanie technologiczne
Słowa kluczowe angielskie: decomposition ; logic synthesis ; partitioning ; PLD ; technology mapping
Typ publikacji: RK
Język publikacji: ENG
Zasieg terytorialny: Z
Afiliacja: praca afiliowana w P¦l.
Dostęp on-line:


5/13
Nr opisu: 0000096436
Tytuł oryginału: A technology mapping of Boolean functions for CPLDs.
Autorzy: Dariusz Kania.
¬ródło: W: International Conference of Computational Methods in Sciences and Engineering. ICCMSE'2014, Athens, Greece, 04-07 April 2014. Eds. T. E. Simos, Z. Kalogiratou, T. Monovasilis. Melville : American Institute of Physics, 2014, s. 142-145
ISBN: 978-0-7354-1255-2
Seria: (AIP Conference Proceedings ; vol. 1618 0094-243X)
Liczba arkuszy wydawniczych: 0,3
Bazy indeksuj±ce publikację: Web of Science; Scopus
DOI:
Słowa kluczowe polskie: odwzorowanie technologiczne ; synteza logiczna ; dekompozycja ; partycjonowanie ; PLD
Słowa kluczowe angielskie: technology mapping ; logic synthesis ; decomposition ; partitioning ; PLD
Typ publikacji: RK
Język publikacji: ENG
Zasieg terytorialny: Z
Afiliacja: praca afiliowana w P¦l.


6/13
Nr opisu: 0000094676
Tytuł oryginału: Technologie laserowej obróbki powierzchni: ablacja laserowa.
Autorzy: G. Lempart, A. Góra, Mirosław Bonek.
¬ródło: W: Szkoła Inżynierii Materiałowej Żylina'2014. Prace Studenckiego Koła Naukowego Laserowej Obróbki Powierzchniowej. Red. Mirosław Bonek. Gliwice : Instytut Materiałów Inżynierskich i Biomedycznych Politechniki ¦l±skiej, 2014, s. 71-78, bibliogr. 6 poz.
ISBN: 978-83-63553-31-9
Seria: (Prace Studenckich Kół Naukowych ; Instytut Materiałów Inżynierskich i Biomedycznych. Politechnika ¦l±ska nr 31)
Liczba arkuszy wydawniczych: 0,35
Słowa kluczowe polskie: ablacja laserowa ; czyszczenie laserowe ; PLD
Słowa kluczowe angielskie: laser ablation ; laser cleaning ; PLD
Typ publikacji: RK
Język publikacji: POL
Zasieg terytorialny: K
Afiliacja: praca afiliowana w P¦l.
Informacje o dostępie open-access: open-access-licence: OTHER
Dostęp on-line:


7/13
Nr opisu: 0000088981
Tytuł oryginału: Strategia dekompozycji ukierunkowana na minimalizację warstw logicznych
Tytuł w wersji angielskiej: Decomposition strategy oriented to minimalization of the logic levels
Autorzy: Marcin Kubica, Dariusz Kania, Adam Opara.
¬ródło: -Elektronika 2013 R. 54 nr 12, s. 96-99, bibliogr. 10 poz.
Punktacja MNiSW: 8.000
p-ISSN: 0033-2089
Słowa kluczowe polskie: dekompozycja ; BDD ; synteza logiczna ; PLD
Słowa kluczowe angielskie: decomposition ; BDD ; logic synthesis ; PLD
Typ publikacji: A
Język publikacji: POL
Zasieg terytorialny: K
Afiliacja: praca afiliowana w P¦l.
Lokalizacja ¬ródła: P¦l. sygn. P.2411
Dostęp on-line:


8/13
Nr opisu: 0000063719
Tytuł oryginału: Logic synthesis based on decomposition for CPLDs
Autorzy: Dariusz Kania, Adam Milik.
¬ródło: -Microprocess. Microsyst. 2010 vol. 34 iss. 1, s. 25-38, bibliogr. 34 poz.
Impact Factor: 0.545
p-ISSN: 0141-9331
e-ISSN: 1872-9436
Słowa kluczowe polskie: synteza logiczna ; dekompozycja ; PLD ; programowalna matryca logiczna ; CPLD
Słowa kluczowe angielskie: logic synthesis ; decomposition ; PLD ; Programmable Array Logic ; CPLD
Typ publikacji: A
Język publikacji: ENG
Zasieg terytorialny: Z
Afiliacja: praca afiliowana w P¦l.
Dostęp on-line:


9/13
Nr opisu: 0000059077
Tytuł oryginału: Wykorzystanie przesuniętych w fazie sygnałów zegarowych do redukcji zaburzeń elektromagnetycznych w układach FPGA.
Autorzy: Jan* Mocha, Dariusz Kania, T. WoĽnica.
¬ródło: W: Informatyka - sztuka czy rzemiosło. KNWS'09, Rydzyna, 3-5 czerwca 2009. Materiały 6. konferencji naukowej. Preprint. Zielona Góra : Instytut Informatyki i Elektroniki. Wydział Elektrotechniki, Informatyki i Telekomunikacji. Uniwersytet Zielonogórski, 2009, s. 90-92, bibliogr. 9 poz.
Organizator: Uniwersytet Zielonogórski. Instytut Informatyki i Elektroniki, Polskie Towarzystwo Informatyczne. Oddział Wielkopolski
Słowa kluczowe polskie: programowalny układ logiczny ; FPGA ; emisja zaburzeń elektromagnetycznych ; GALS
Słowa kluczowe angielskie: programmable logic device ; PLD ; Field Programmable Gate Array ; FPGA ; electromagnetic emission ; GALS
Typ publikacji: RK
Język publikacji: POL
Zasieg terytorialny: K
Afiliacja: praca afiliowana w P¦l.
Dostęp on-line:


10/13
Nr opisu: 0000039944
Tytuł oryginału: Samorekonfigurowalny system cyfrowy
Autorzy: Adam Milik, Jan* Mocha.
¬ródło: -Pomiary Autom. Kontr. 2008 vol. 54 nr 8, s. 483-485, bibliogr. 5 poz.
p-ISSN: 0032-4140
Słowa kluczowe polskie: PLD ; FPGA ; rekonfiguracja dynamiczna ; synteza logiczna ; dekompozycja
Słowa kluczowe angielskie: PLD ; FPGA ; dynamic reconfiguration ; logic synthesis ; decomposition
Typ publikacji: A
Język publikacji: POL
Zasieg terytorialny: K
Afiliacja: praca afiliowana w P¦l.
Lokalizacja ¬ródła: P¦l. sygn. P.661
Informacje o dostępie open-access: open-access-licence: OTHER
Dostęp on-line:


11/13
Nr opisu: 0000029359
Tytuł oryginału: Zastosowanie diagramów BDD w syntezie logicznej dla układów typu PAL
Tytuł w wersji angielskiej: Application of BDD in logic synthesis for PAL-based devices
Autorzy: Adam Milik, Dariusz Kania.
¬ródło: -Pomiary Autom. Kontr. 2007 nr 7, s. 118-120, bibliogr. 8 poz.
p-ISSN: 0032-4140
Słowa kluczowe polskie: BDD ; pal ; PLD ; synteza logiczna ; dekompozycja
Słowa kluczowe angielskie: BDD ; PAL ; PLD ; logic synthesis ; decomposition
Typ publikacji: A
Język publikacji: POL
Zasieg terytorialny: K
Afiliacja: praca afiliowana w P¦l.
Lokalizacja ¬ródła: P¦l. sygn. P.661
Informacje o dostępie open-access: open-access-licence: OTHER
Dostęp on-line:


12/13
Nr opisu: 0000126389
Tytuł oryginału: Tools and technologies for designing control systems using programmable logic devices.
Autorzy: Adam Milik, M. Dykierek.
¬ródło: W: Proceedings of the 16th IFAC World Congress, Prague, Czech Republic, July 3-8, 2005. Oxford : Elsevier, 2005, s. 38-43, bibliogr. 16 poz.
ISBN: 978-0-08-045108-4
Seria: (IFAC Proceedings Volumes ; vol. 38, iss. 1 1474-6670)
Bazy indeksuj±ce publikację: Scopus
DOI:
Słowa kluczowe polskie: układ logiki programowalnej ; PLD ; bezpo¶rednio programowalna macierz bramek ; FPGA ; złożony programowalny układ elektroniczny ; CPLD ; VHDL ; Verilog
Słowa kluczowe angielskie: programmable logic device ; PLD ; Field Programmable Gate Array ; FPGA ; Complex Programmable Logic Device ; CPLD ; VHDL ; Verilog
Typ publikacji: RK
Język publikacji: ENG
Zasieg terytorialny: Z
Afiliacja: praca afiliowana w P¦l.
Dostęp on-line:


13/13
Nr opisu: 0000008592
Tytuł oryginału: P-warstwowa synteza logiczna dedykowana dla struktur typu PAL
Tytuł w wersji angielskiej: A P-stage logic synthesis for PAL-based devices
Autorzy: Dariusz Kania.
¬ródło: -Kwart. Elektron. Telekom. 2004 t. 50 z. 1, s. 65-86, bibliogr. 22 poz.
p-ISSN: 0867-6747
Słowa kluczowe polskie: synteza logiczna ; partycjonowanie ; minimalizacja ; PLD
Słowa kluczowe angielskie: logic synthesis ; partitioning ; minimization ; PLD
Typ publikacji: A
Język publikacji: POL
Zasieg terytorialny: K
Afiliacja: praca afiliowana w P¦l.
Lokalizacja ¬ródła: P¦l. sygn. P.168


stosuj±c format:
Nowe wyszukiwanie