Wynik wyszukiwania
Zapytanie: CPLD
Liczba odnalezionych rekordów: 26



Przej¶cie do opcji zmiany formatu | Wy¶wietlenie wyników w wersji do druku | Pobranie pliku do edytora | Przesłanie wyników do modułu analizy | excel | Nowe wyszukiwanie
1/26
Nr opisu: 0000115891
Tytuł oryginału: Cyfrowy sterownik CPLD falownika klasy DE
Tytuł w wersji angielskiej: Digital CPLD controller of class DE inverter
Autorzy: Krzysztof Przybyła.
¬ródło: -Prz. Elektrot. 2017 R. 93 nr 5, s. 21-24, bibliogr. 9 poz.
Punktacja MNiSW: 14.000
p-ISSN: 0033-2097
e-ISSN: 2449-9544
DOI:
Słowa kluczowe polskie: falownik klasy DE ; sterownik ; CPLD ; IPDM
Słowa kluczowe angielskie: class DE inverter ; controller ; CPLD ; IPDM
Typ publikacji: A
Język publikacji: POL
Zasieg terytorialny: K
Afiliacja: praca afiliowana w P¦l.
Lokalizacja ¬ródła: P¦l. sygn. P.677
Informacje o dostępie open-access: open-access-text-version: FINAL_PUBLISHED open-access-licence: OTHER open-access-release-time: AT_PUBLICATION open-access-article-mode: OPEN_JOURNAL
Dostęp on-line:


2/26
Nr opisu: 0000102623
Tytuł oryginału: Dekompozycja kolumnowa zespołu funkcji opisanego za pomoc± MTBDD ukierunkowana na użycia elementu XOR
Tytuł w wersji angielskiej: Column decomposition of multi-output function described by MTBDD oriented to XOR
Autorzy: M. Białas, Dariusz Kania.
¬ródło: -Elektronika 2015 R. 56 nr 10, s. 89-94, bibliogr. 8 poz.
Punktacja MNiSW: 8.000
p-ISSN: 0033-2089
e-ISSN: 2449-9528
DOI:
Słowa kluczowe polskie: dekompozycja kolumnowa ; MTBDD ; XOR ; CPLD
Słowa kluczowe angielskie: column decomposition ; MTBDD ; XOR ; CPLD
Typ publikacji: A
Język publikacji: POL
Zasieg terytorialny: K
Afiliacja: praca afiliowana w P¦l.
Lokalizacja ¬ródła: P¦l. sygn. P.2411
Dostęp on-line:


3/26
Nr opisu: 0000106847
Tytuł oryginału: Logic synthesis strategy based on BDD decomposition and PAL-oriented optimization.
Autorzy: Adam Opara, Dariusz Kania.
¬ródło: W: International Conference of Computational Methods in Sciences and Engineering. ICCMSE 2015, Athens, Greece, 20-23 March 2015. Eds.: Theodore E. Simos, Zacharoula Kalogiratou, Theodore Monovasilis. Melville : American Institute of Physics, 2015, art. no. 060002 s. 1-4, bibliogr. 12 poz.
ISBN: 978-0-7354-1349-8
Seria: (AIP Conference Proceedings ; vol. 1702, iss. 1 0094-243X)
Liczba arkuszy wydawniczych: 0,4
Bazy indeksuj±ce publikację: Scopus; EBSCOhost; Web of Science
DOI:
Słowa kluczowe polskie: binarny diagram decyzyjny ; CPLD ; dekompozycja ; synteza logiczna ; partycjonowanie ; odwzorowanie technologiczne
Słowa kluczowe angielskie: binary decision diagram ; CPLD ; decomposition ; logic synthesis ; partitioning ; technology mapping
Typ publikacji: RK
Język publikacji: ENG
Zasieg terytorialny: Z
Afiliacja: praca afiliowana w P¦l.
Dostęp on-line:


4/26
Nr opisu: 0000081174
Tytuł oryginału: Finite state machine logic synthesis for complex programmable logic devices.
Autorzy: Robert Czerwiński, Dariusz Kania.
Adres wydawniczy: Berlin : Springer, 2013
Opis fizyczny: , XVI, 172 s.
ISBN: 978-3-642-36166-1
Seria: (Lecture Notes in Electrical Engineering ; vol. 231 1876-1100)
Liczba arkuszy wydawniczych: 14
Bazy indeksuj±ce publikację: Web of Science; Scopus
DOI:
Słowa kluczowe polskie: CPLD ; FSM ; automat sekwencyjny ; optymalizacja logiczna ; synteza logiczna ; kodowanie stanów
Słowa kluczowe angielskie: CPLD ; FSM ; finite state machine ; logic optimization ; logic synthesis ; state assignment ; technology mapping
Typ publikacji: M
Język publikacji: ENG
Zasieg terytorialny: Z
Afiliacja: praca afiliowana w P¦l.


5/26
Nr opisu: 0000071035
Tytuł oryginału: Area and speed oriented synthesis of FSMs for PAL-based CPLDs
Autorzy: Robert Czerwiński, Dariusz Kania.
¬ródło: -Microprocess. Microsyst. 2012 vol. 36 iss. 1, s. 45-61, bibliogr. 51 poz.
Impact Factor: 0.549
Punktacja MNiSW: 20.000
p-ISSN: 0141-9331
e-ISSN: 1872-9436
Słowa kluczowe polskie: synteza logiczna ; FSM ; kodowanie stanów ; optymalizacja logiczna ; CPLD
Słowa kluczowe angielskie: logic synthesis ; FSM ; state assignment ; logic optimization ; CPLD
Typ publikacji: A
Język publikacji: ENG
Zasieg terytorialny: Z
Afiliacja: praca afiliowana w P¦l.
Dostęp on-line:


6/26
Nr opisu: 0000070101
Tytuł oryginału: BDD z atrybutem negacji w syntezie ukierunkowanej na elementy XOR
Tytuł w wersji angielskiej: BDD with negative edges in logic synthesis dedicated to XOR gates
Autorzy: Dariusz Kania, Adam Opara.
¬ródło: -Elektronika 2012 R. 53 nr 2, s. 82-85, bibliogr. 11 poz.
Punktacja MNiSW: 6.000
p-ISSN: 0033-2089
Słowa kluczowe polskie: synteza logiczna ; odwzorowanie technologiczne ; BDD ; CPLD
Słowa kluczowe angielskie: logic synthesis ; technology mapping ; BDD ; CPLD
Typ publikacji: A
Język publikacji: POL
Zasieg terytorialny: K
Afiliacja: praca afiliowana w P¦l.
Lokalizacja ¬ródła: P¦l. sygn. P.2411
Dostęp on-line:


7/26
Nr opisu: 0000084032
Tytuł oryginału: Układy logiki programowalnej. Podstawy syntezy i sposoby odwzorowania technologicznego.
Autorzy: Dariusz Kania.
Adres wydawniczy: Warszawa : Wydaw. Naukowe PWN, 2012
Opis fizyczny: , 220 s., bibliogr.
Słowa kluczowe polskie: logika ; synteza logiczna ; układ programowalny ; układ cyfrowy ; SPLD ; CPLD ; FPGA
Słowa kluczowe angielskie: logic ; logic synthesis ; programmable device ; digital circuit ; SPLD ; CPLD ; FPGA
Typ publikacji: P
Język publikacji: POL
Zasieg terytorialny: K
Afiliacja: praca afiliowana w P¦l.
Lokalizacja ¬ródła: P¦l. sygn. Cz.O1 137003, Mg S.109418, Mg S.109418
Dostęp on-line:


8/26
Nr opisu: 0000068768
Tytuł oryginału: Wybrane zagadnienia cyfrowej realizacji algorytmów modulacji szeroko¶ci impulsów w układach przekształtnikowych.
Tytuł w wersji angielskiej: Selected problems of digital implementation of modulation algorithms in power electronic converters
Autorzy: Tomasz* Biskup.
Adres wydawniczy: Gliwice : Wydaw. Politechniki ¦l±skiej, 2011
Opis fizyczny: , 208 s., bibliogr.
Seria: (Monografia ; [Politechnika ¦l±ska] nr 340)
Uwagi: Rozprawa habilitacyjna
Słowa kluczowe polskie: układ przekształtnikowy ; falownik napięcia ; CPLD ; FPGA ; modulacja stochastyczna
Słowa kluczowe angielskie: converter system ; voltage inverter ; CPLD ; FPGA ; random modulation
Typ publikacji: M
Język publikacji: POL
Zasieg terytorialny: K
Afiliacja: praca afiliowana w P¦l.
Lokalizacja ¬ródła: P¦l.
Dostęp BCP¦:


9/26
Nr opisu: 0000063462
Tytuł oryginału: Decomposition-based logic synthesis for PAL-based CPLDs
Autorzy: Adam Opara, Dariusz Kania.
¬ródło: -Int. J. Appl. Math. Comput. Sci. 2010 vol. 20 no. 2, s. 367-384, bibliogr. 32 poz.
Impact Factor: 0.794
p-ISSN: 1641-876X
Słowa kluczowe polskie: dekompozycja ; odwzorowanie technologiczne ; optymalizacja logiczna ; BDD ; CPLD
Słowa kluczowe angielskie: decomposition ; technology mapping ; logic optimization ; BDD ; CPLD
Typ publikacji: A
Język publikacji: ENG
Zasieg terytorialny: K
Afiliacja: praca afiliowana w P¦l.
Dostęp on-line:


10/26
Nr opisu: 0000063719
Tytuł oryginału: Logic synthesis based on decomposition for CPLDs
Autorzy: Dariusz Kania, Adam Milik.
¬ródło: -Microprocess. Microsyst. 2010 vol. 34 iss. 1, s. 25-38, bibliogr. 34 poz.
Impact Factor: 0.545
p-ISSN: 0141-9331
e-ISSN: 1872-9436
Słowa kluczowe polskie: synteza logiczna ; dekompozycja ; PLD ; programowalna matryca logiczna ; CPLD
Słowa kluczowe angielskie: logic synthesis ; decomposition ; PLD ; Programmable Array Logic ; CPLD
Typ publikacji: A
Język publikacji: ENG
Zasieg terytorialny: Z
Afiliacja: praca afiliowana w P¦l.
Dostęp on-line:


11/26
Nr opisu: 0000063602
Tytuł oryginału: Synthesis method of high speed finite state machines
Autorzy: Robert Czerwiński, Dariusz Kania.
¬ródło: -Bull. Pol. Acad. Sci., Tech. Sci. 2010 vol. 58 no. 4, s. 635-644, bibliogr. 16 poz.
Impact Factor: 0.945
p-ISSN: 0239-7528
e-ISSN: 0239-7528
Słowa kluczowe polskie: FSM ; złożony programowalny układ elektroniczny ; CPLD ; optymalizacja logiczna ; bufor trójstanowy
Słowa kluczowe angielskie: FSM ; Complex Programmable Logic Device ; CPLD ; logic optimization ; three-state buffer
Typ publikacji: A
Język publikacji: ENG
Zasieg terytorialny: K
Afiliacja: praca afiliowana w P¦l.
Lokalizacja ¬ródła: P¦l. sygn. P.1277
Dostęp on-line:


12/26
Nr opisu: 0000048272
Tytuł oryginału: A novel non-disjunctive method for decomposition of CPLDs
Autorzy: Adam Opara, Dariusz Kania.
¬ródło: -Kwart. Elektron. Telekom. 2009 t. 55 z. 1, s. 95-111, bibliogr. 21 poz.
p-ISSN: 0867-6747
Słowa kluczowe polskie: odwzorowanie technologiczne ; dekompozycja ; CPLD ; BDD
Słowa kluczowe angielskie: technology mapping ; decomposition ; CPLD ; BDD
Typ publikacji: A
Język publikacji: ENG
Zasieg terytorialny: K
Afiliacja: praca afiliowana w P¦l.
Lokalizacja ¬ródła: P¦l. sygn. P.168


13/26
Nr opisu: 0000051799
Tytuł oryginału: Logic synthesis dedicated for CPLD circuits
Autorzy: Dariusz Kania, Adam Milik, Józef Kulisz, Adam Opara, Robert Czerwiński.
¬ródło: -Kwart. Elektron. Telekom. 2009 t. 55 z. 2, s. 287-315, bibliogr. 67 poz.
p-ISSN: 0867-6747
Słowa kluczowe polskie: synteza logiczna ; CPLD ; dekompozycja ; odwzorowanie technologiczne
Słowa kluczowe angielskie: logic synthesis ; CPLD ; decomposition ; technology mapping
Typ publikacji: A
Język publikacji: ENG
Zasieg terytorialny: K
Afiliacja: praca afiliowana w P¦l.
Lokalizacja ¬ródła: P¦l. sygn. P.168


14/26
Nr opisu: 0000058539
Tytuł oryginału: Metoda syntezy logicznej ukierunkowana na wykorzystanie elementu XOR
Autorzy: Ł. Ławrocki, Robert Czerwiński.
¬ródło: -Pomiary Autom. Kontr. 2009 vol. 55 nr 8, s. 636-638, bibliogr. 8 poz.
p-ISSN: 0032-4140
Słowa kluczowe polskie: układ programowalny ; CPLD ; programowalna matryca logiczna ; XOR ; synteza logiczna ; dekompozycja
Słowa kluczowe angielskie: programmable device ; CPLD ; Programmable Array Logic ; XOR ; logic synthesis ; decomposition
Typ publikacji: A
Język publikacji: POL
Zasieg terytorialny: K
Afiliacja: praca afiliowana w P¦l.
Lokalizacja ¬ródła: P¦l. sygn. P.661
Informacje o dostępie open-access: open-access-licence: OTHER
Dostęp on-line:


15/26
Nr opisu: 0000047556
Tytuł oryginału: Modelowanie automatów synchronicznych w języku VHDL pod k±tem efektywnego wykorzystania niezależnych narzędzi syntezy
Autorzy: Robert Czerwiński, Józef Kulisz.
¬ródło: -Elektronika 2009 R. 50 nr 2, s. 77-82, bibliogr. 8 poz.
p-ISSN: 0033-2089
Słowa kluczowe polskie: projektowanie układów cyfrowych ; CPLD ; automat sekwencyjny ; VHDL ; kodowanie stanów
Słowa kluczowe angielskie: digital circuit design ; CPLD ; finite state machine ; VHDL ; state assignment
Typ publikacji: A
Język publikacji: POL
Zasieg terytorialny: K
Afiliacja: praca afiliowana w P¦l.
Lokalizacja ¬ródła: P¦l. sygn. P.2411
Dostęp on-line:


16/26
Nr opisu: 0000056461
Tytuł oryginału: Synthesis of finite state machines for CPLDs
Autorzy: Robert Czerwiński, Dariusz Kania.
¬ródło: -Int. J. Appl. Math. Comput. Sci. 2009 vol. 19 nr 4, s. 647-659, bibliogr.
Impact Factor: 0.684
p-ISSN: 1641-876X
Słowa kluczowe polskie: złożony programowalny układ elektroniczny ; CPLD ; synteza logiczna ; FSM ; kodowanie stanów ; optymalizacja logiczna
Słowa kluczowe angielskie: Complex Programmable Logic Device ; CPLD ; logic synthesis ; FSM ; state assignment ; logic optimization
Typ publikacji: A
Język publikacji: ENG
Zasieg terytorialny: K
Afiliacja: praca afiliowana w P¦l.
Dostęp on-line:


17/26
Nr opisu: 0000049861
Tytuł oryginału: Wykorzystanie elementu XOR w syntezie logicznej przeznaczonej dla programowalnych struktur CPLD typu PAL
Autorzy: W. Grabiec, Dariusz Kania.
¬ródło: -Elektronika 2009 R. 50 nr 6, s. 82-86, bibliogr. 5 poz.
p-ISSN: 0033-2089
Słowa kluczowe polskie: synteza logiczna ; CPLD ; bramka XOR ; dekompozycja kolumnowa
Słowa kluczowe angielskie: logic synthesis ; CPLD ; XOR gate ; column decomposition
Typ publikacji: A
Język publikacji: POL
Zasieg terytorialny: K
Afiliacja: praca afiliowana w P¦l.
Lokalizacja ¬ródła: P¦l. sygn. P.2411
Dostęp on-line:


18/26
Nr opisu: 0000042016
Tytuł oryginału: Dekompozycyjne metody syntezy przeznaczone do układów CPLD
Autorzy: Dariusz Kania, Adam Milik, Adam Opara.
¬ródło: -Elektronika 2008 R. 49 nr 10, s. 93-100, bibliogr. 19 poz.
p-ISSN: 0033-2089
Słowa kluczowe polskie: synteza logiczna ; CPLD ; dekompozycja
Słowa kluczowe angielskie: logic synthesis ; CPLD ; decomposition
Typ publikacji: A
Język publikacji: POL
Zasieg terytorialny: K
Afiliacja: praca afiliowana w P¦l.
Lokalizacja ¬ródła: P¦l. sygn. P.2411
Dostęp on-line:


19/26
Nr opisu: 0000038050
Tytuł oryginału: Kodowanie stanów samokorekcyjnych układów sekwencyjnych
Autorzy: Dariusz Kania, Robert Czerwiński.
¬ródło: -Elektronika 2008 R. 49 nr 5, s. 107-111, bibliogr. 10 poz.
p-ISSN: 0033-2089
Słowa kluczowe polskie: układ programowalny ; kodowanie stanów ; CPLD ; FPGA ; układ sekwencyjny ; układ samokorekcyjny
Słowa kluczowe angielskie: programmable device ; state assignment ; CPLD ; FPGA ; sequential circuit ; self-correcting circuit
Typ publikacji: A
Język publikacji: POL
Zasieg terytorialny: K
Afiliacja: praca afiliowana w P¦l.
Lokalizacja ¬ródła: P¦l. sygn. P.2411
Dostęp on-line:


20/26
Nr opisu: 0000029353
Tytuł oryginału: Synteza logiczna układów sekwencyjnych realizowanych w strukturach CPLD opisanych za pomoc± języka VHDL
Tytuł w wersji angielskiej: Logic synthesis of sequential automata implemented in CPLDs, and described in VHDL
Autorzy: Robert Czerwiński, Dariusz Kania.
¬ródło: -Pomiary Autom. Kontr. 2007 nr 7, s. 45-47, bibliogr. 8 poz.
p-ISSN: 0032-4140
Słowa kluczowe polskie: automat sekwencyjny ; FSM ; kodowanie stanów ; CPLD ; VHDL
Słowa kluczowe angielskie: finite state machine ; FSM ; state assignment ; CPLD ; VHDL
Typ publikacji: A
Język publikacji: POL
Zasieg terytorialny: K
Afiliacja: praca afiliowana w P¦l.
Lokalizacja ¬ródła: P¦l. sygn. P.661
Informacje o dostępie open-access: open-access-licence: OTHER
Dostęp on-line:


21/26
Nr opisu: 0000025349
Tytuł oryginału: Układy Max II - nowe spojrzenie na architekturę struktur CPLD
Autorzy: W. Grabiec, Dariusz Kania.
¬ródło: -Elektronika 2007 R. 48 nr 3, s. 42-46, bibliogr. 11 poz.
p-ISSN: 0033-2089
Słowa kluczowe polskie: CPLD ; układ MAX II ; układ cyfrowy ; FPGA ; interfejs JTAG
Słowa kluczowe angielskie: CPLD ; MAX II circuit ; digital circuit ; FPGA ; JTAG interface
Typ publikacji: A
Język publikacji: POL
Zasieg terytorialny: K
Afiliacja: praca afiliowana w P¦l.
Lokalizacja ¬ródła: P¦l. sygn. P.2411
Dostęp on-line:


22/26
Nr opisu: 0000023425
Tytuł oryginału: FSMs state encoding targeting at logic level minimization
Autorzy: Robert Czerwiński, Dariusz Kania, Józef Kulisz.
¬ródło: -Bull. Pol. Acad. Sci., Tech. Sci. 2006 vol. 54 no. 4, s. 479-487, bibliogr. 17 poz.
p-ISSN: 0239-7528
e-ISSN: 0239-7528
Słowa kluczowe polskie: kodowanie stanów ; automat skończony ; FSM ; programowalna matryca logiczna ; złożony programowalny układ elektroniczny ; CPLD
Słowa kluczowe angielskie: state assignment ; finite state machine ; FSM ; Programmable Array Logic ; Complex Programmable Logic Device ; CPLD
Typ publikacji: A
Język publikacji: ENG
Zasieg terytorialny: K
Afiliacja: praca afiliowana w P¦l.
Lokalizacja ¬ródła: P¦l. sygn. P.1277
Dostęp on-line:


23/26
Nr opisu: 0000022618
Tytuł oryginału: Kodowanie stanów: minimalizacja liczby warstw z przekodowaniem.
Tytuł w wersji angielskiej: State assignment: logic level minimization with overcoding
Autorzy: Robert Czerwiński, Dariusz Kania.
¬ródło: W: V Krajowa Konferencja Elektroniki, Darłówko Wschodnie, 12-14 czerwca 2006 r.. Warszawa : Wydaw. Czasopism i Ksi±żek Technicznych SIGMA-NOT, 2006, s. 26-28, bibliogr. 10 poz.
Seria: (Elektronika ; R. 47, nr 11 0033-2089)
Słowa kluczowe polskie: kodowanie stanów ; układ synchroniczny ; układ sekwencyjny ; pal ; CPLD
Słowa kluczowe angielskie: state assignment ; synchronous circuit ; sequential circuit ; PAL ; CPLD
Typ publikacji: RK
Język publikacji: POL
Zasieg terytorialny: K
Afiliacja: praca afiliowana w P¦l.
Lokalizacja ¬ródła: P¦l. sygn. P.2411


24/26
Nr opisu: 0000013741
Tytuł oryginału: Metoda wyznaczania złożono¶ci kolumnowej przeznaczona dla struktur matrycowych
Autorzy: Dariusz Kania.
¬ródło: -Arch. Informat. Teor. Stosow. 2005 t. 17 z. 1, s. 65-76, bibliogr. 29 poz.
p-ISSN: 0867-2121
Słowa kluczowe polskie: synteza logiczna ; dekompozycja ; CPLD
Słowa kluczowe angielskie: logic synthesis ; decomposition ; CPLD
Typ publikacji: A
Język publikacji: POL
Zasieg terytorialny: K
Afiliacja: praca afiliowana w P¦l.
Lokalizacja ¬ródła: P¦l. sygn. P.4405


25/26
Nr opisu: 0000126389
Tytuł oryginału: Tools and technologies for designing control systems using programmable logic devices.
Autorzy: Adam Milik, M. Dykierek.
¬ródło: W: Proceedings of the 16th IFAC World Congress, Prague, Czech Republic, July 3-8, 2005. Oxford : Elsevier, 2005, s. 38-43, bibliogr. 16 poz.
ISBN: 978-0-08-045108-4
Seria: (IFAC Proceedings Volumes ; vol. 38, iss. 1 1474-6670)
Bazy indeksuj±ce publikację: Scopus
DOI:
Słowa kluczowe polskie: układ logiki programowalnej ; PLD ; bezpo¶rednio programowalna macierz bramek ; FPGA ; złożony programowalny układ elektroniczny ; CPLD ; VHDL ; Verilog
Słowa kluczowe angielskie: programmable logic device ; PLD ; Field Programmable Gate Array ; FPGA ; Complex Programmable Logic Device ; CPLD ; VHDL ; Verilog
Typ publikacji: RK
Język publikacji: ENG
Zasieg terytorialny: Z
Afiliacja: praca afiliowana w P¦l.
Dostęp on-line:


26/26
Nr opisu: 0000007707
Tytuł oryginału: Practical realization of fuzzy controller
Tytuł w wersji polskiej: Praktyczna realizacja regulatora rozmytego
Autorzy: Tomasz* Biskup, M. Fra¶.
¬ródło: -Zesz. Nauk. P¦l., Elektr. 2003 z. 187, s. 7-15, bibliogr. 5 poz.
p-ISSN: 0072-4688
Słowa kluczowe polskie: regulator rozmyty ; mikrokontroler ; CPLD
Słowa kluczowe angielskie: fuzzy logic controller ; microcontroller ; CPLD
Typ publikacji: A
Język publikacji: ENG
Zasieg terytorialny: K
Afiliacja: praca afiliowana w P¦l.
Lokalizacja ¬ródła: P¦l. sygn. P.3348


stosuj±c format:
Nowe wyszukiwanie