Wynik wyszukiwania
Zapytanie: TABOREK KRZYSZTOF
Liczba odnalezionych rekordów: 20



Przej¶cie do opcji zmiany formatu | Wy¶wietlenie wyników w wersji do druku | Pobranie pliku do edytora | Przesłanie wyników do modułu analizy | excel | Nowe wyszukiwanie
1/20
Nr opisu: 0000095370
Tytuł oryginału: Probabilistic elements in analysis of performance of multiprocessor systems
Autorzy: Krzysztof Taborek, Edward** Hrynkiewicz.
¬ródło: -Bull. Pol. Acad. Sci., Tech. Sci. 2014 vol. 62 no. 4, s. 765-771, bibliogr. 22 poz.
Impact Factor: 0.914
Punktacja MNiSW: 25.000
p-ISSN: 0239-7528
e-ISSN: 2300-1917
DOI:
Słowa kluczowe polskie: system wieloprocesorowy ; analiza wydajno¶ci ; model kolejkowy ; układ arbitrażu
Słowa kluczowe angielskie: multiprocessor system ; performance analysis ; queueing model ; arbitration circuit
Typ publikacji: A
Język publikacji: ENG
Zasieg terytorialny: K
Afiliacja: praca afiliowana w P¦l.
Lokalizacja ¬ródła: P¦l. sygn. P.1277
Informacje o dostępie open-access: open-access-licence: CC-BY-NC-ND
Dostęp on-line:


2/20
Nr opisu: 0000093819
Tytuł oryginału: Probablistyczne elementy w analizie wydajno¶ci systemów wieloprocesorowych.
Autorzy: Krzysztof Taborek, Edward** Hrynkiewicz.
¬ródło: W: Dwunasta Krajowa Konferencja Elektroniki, [Darłowo, 10-13.06.2013]. Materiały konferencji. [Gdańsk] : [Polskie Towarzystwo Elektrotechniki Teoretycznej i Stosowanej. Oddział Gdańsk], 2013, s. 80 + tekst na CD-ROM
ISBN: 978-83-934712-6-3
Organizator: Polskie Towarzystwo Elektrotechniki Teoretycznej i Stosowanej. Oddział Gdańsk, Wydział Elektroniki i Informatyki Politechniki Koszalińskiej
Uwagi: Pełny tekst na CD-ROM
Liczba arkuszy wydawniczych: 3,6
Słowa kluczowe polskie: analiza wydajno¶ci ; model kolejkowy ; system wieloprocesorowy
Słowa kluczowe angielskie: performance analysis ; queueing model ; multiprocessing system
Typ publikacji: RK
Język publikacji: POL
Zasieg terytorialny: K
Afiliacja: praca afiliowana w P¦l.


3/20
Nr opisu: 0000074656
Tytuł oryginału: Analityczna metoda opisuj±ca działanie układów arbitrażu z rotacj± priorytetów
Tytuł w wersji angielskiej: Analytical method of activity description of arbitration circuits with priority rotation
Autorzy: Krzysztof Taborek.
¬ródło: -Elektronika 2012 R. 53 nr 10, s. 76-78, bibliogr. 8 poz.
Punktacja MNiSW: 6.000
p-ISSN: 0033-2089
Słowa kluczowe polskie: klient ; system wieloprocesorowy ; układ arbitrażu ; wydajno¶ć ; rotacja priorytetów
Słowa kluczowe angielskie: client ; multiprocessor system ; queueing model ; efficiency ; priority rotation
Typ publikacji: A
Język publikacji: POL
Zasieg terytorialny: K
Afiliacja: praca afiliowana w P¦l.
Lokalizacja ¬ródła: P¦l. sygn. P.2411
Dostęp on-line:


4/20
Nr opisu: 0000082703
Tytuł oryginału: Analityczna metoda opisuj±ca działanie układów arbitrażu z rotacj± priorytetów.
Autorzy: Krzysztof Taborek.
¬ródło: W: Jedenasta Krajowa Konferencja Elektroniki, [Darłówko Wschodnie, 11-14.06.2012]. Materiały konferencji. [Gdańsk] : [Polskie Towarzystwo Elektrotechniki Teoretycznej i Stosowanej. Oddział Gdańsk], 2012, s. 78
Organizator: Polskie Towarzystwo Elektrotechniki Teoretycznej i Stosowanej. Oddział Gdańsk, Wydział Elektroniki i Informatyki Politechniki Koszalińskiej
Uwagi: Pełny tekst na CD-ROM
Słowa kluczowe polskie: klient ; system wieloprocesorowy ; układ arbitrażu ; wydajno¶ć ; rotacja priorytetów
Słowa kluczowe angielskie: client ; multiprocessor system ; arbitration circuit ; efficiency ; priority rotation
Typ publikacji: RK
Język publikacji: POL
Zasieg terytorialny: K
Afiliacja: praca afiliowana w P¦l.


5/20
Nr opisu: 0000068426
Tytuł oryginału: Analityczna metoda wyznaczania wydajno¶ci systemów wieloprocesorowych
Tytuł w wersji angielskiej: Analytical method of performance prediction of multiprocessor systems
Autorzy: Krzysztof Taborek.
¬ródło: -Prz. Elektrot. 2011 R. 87 nr 10, s. 72-75, bibliogr. 7 poz.
Impact Factor: 0.244
Punktacja MNiSW: 15.000
p-ISSN: 0033-2097
Słowa kluczowe polskie: model kolejkowy ; system wieloprocesorowy ; układ arbitrażu
Słowa kluczowe angielskie: queueing model ; multiprocessor system ; arbitration circuit
Typ publikacji: A
Język publikacji: POL
Zasieg terytorialny: K
Afiliacja: praca afiliowana w P¦l.
Lokalizacja ¬ródła: P¦l. sygn. P.677
Dostęp on-line:


6/20
Nr opisu: 0000082088
Tytuł oryginału: Analityczna metoda wyznaczania wydajno¶ci systemów wieloprocesorowych.
Autorzy: Krzysztof Taborek.
¬ródło: W: Dziesi±ta Krajowa Konferencja Elektroniki, [Darłówko Wschodnie, 05-09.06.2011]. Materiały konferencji. [Gdańsk] : [Polskie Towarzystwo Elektrotechniki Teoretycznej i Stosowanej. Oddział Gdańsk], 2011, s. 68
Organizator: Polskie Towarzystwo Elektrotechniki Teoretycznej i Stosowanej. Oddział Gdańsk, Wydział Elektroniki i Informatyki Politechniki Koszalińskiej
Uwagi: Pełny tekst na CD-ROM
Słowa kluczowe polskie: model kolejkowy ; system wieloprocesorowy ; układ arbitrażu ; wydajno¶ć
Słowa kluczowe angielskie: queueing model ; multiprocessor system ; arbitration circuit ; efficiency
Typ publikacji: RK
Język publikacji: POL
Zasieg terytorialny: K
Afiliacja: praca afiliowana w P¦l.


7/20
Nr opisu: 0000082644
Tytuł oryginału: System wieloprocesorowy do badania układów arbitrażu - rozwi±zanie sprzętowe.
Autorzy: Krzysztof Taborek, Edward** Hrynkiewicz.
¬ródło: W: Dziewi±ta Krajowa Konferencja Elektroniki, [Darłówko Wschodnie, 30.05-02.06.2010]. Materiały konferencji. [Gdańsk] : [Polskie Towarzystwo Elektrotechniki Teoretycznej i Stosowanej. Oddział Gdańsk], 2010, s. 65
Organizator: Polskie Towarzystwo Elektrotechniki Teoretycznej i Stosowanej. Oddział Gdańsk, Wydział Elektroniki i Informatyki Politechniki Koszalińskiej
Uwagi: Pełny tekst na CD-ROM
Słowa kluczowe polskie: FPGA ; mikroprocesor ; system wieloprocesorowy ; układ arbitrażu ; wydajno¶ć systemu ; pamięć globalna
Słowa kluczowe angielskie: FPGA ; microprocessor ; multiprocessor system ; arbitration circuit ; system efficiency ; global memory
Typ publikacji: RK
Język publikacji: POL
Zasieg terytorialny: K
Afiliacja: praca afiliowana w P¦l.


8/20
Nr opisu: 0000059499
Tytuł oryginału: System wieloprocesorowy do badania układów arbitrażu Rozwi±zanie sprzętowe
Autorzy: Krzysztof Taborek, Edward** Hrynkiewicz.
¬ródło: -Elektronika 2010 R. 51 nr 9, s. 48-51, bibliogr. 8 poz.
p-ISSN: 0033-2089
Słowa kluczowe polskie: FPGA ; mikroprocesor ; pamięć globalna ; system wieloprocesorowy
Słowa kluczowe angielskie: FPGA ; microprocessor ; global memory ; multiprocessor system
Typ publikacji: A
Język publikacji: POL
Zasieg terytorialny: K
Afiliacja: praca afiliowana w P¦l.
Lokalizacja ¬ródła: P¦l. sygn. P.2411
Dostęp on-line:


9/20
Nr opisu: 0000051453
Tytuł oryginału: Nierównomierne obci±żenie procesorów w systemie wieloprocesorowym.
Autorzy: Krzysztof Taborek, Zdzisław* Pogoda.
¬ródło: W: Ósma Krajowa Konferencja Elektroniki, [Darłówko Wschodnie, 07-10 czerwca 2009]. Materiały konferencji. [Gdańsk] : [Polskie Towarzystwo Elektrotechniki Teoretycznej i Stosowanej. Oddział Gdańsk], 2009, s. 85
Organizator: Polskie Towarzystwo Elektrotechniki Teoretycznej i Stosowanej. Oddział Gdańsk, Wydział Elektroniki i Informatyki Politechniki Koszalińskiej
Uwagi: Pełny tekst na CD-ROM
Typ publikacji: K
Język publikacji: POL
Zasieg terytorialny: K
Afiliacja: praca afiliowana w P¦l.


10/20
Nr opisu: 0000052107
Tytuł oryginału: Nierównomierne obci±żenie procesorów w systemie wieloprocesorowym
Autorzy: Krzysztof Taborek, Zdzisław* Pogoda.
¬ródło: -Elektronika 2009 R. 50 nr 10, s. 60-63, bibliogr. 6 poz.
p-ISSN: 0033-2089
Słowa kluczowe polskie: system wieloprocesorowy ; mikroprocesor ; wydajno¶ć systemu
Słowa kluczowe angielskie: multiprocessor system ; microprocessor ; system efficiency
Typ publikacji: A
Język publikacji: POL
Zasieg terytorialny: K
Afiliacja: praca afiliowana w P¦l.
Lokalizacja ¬ródła: P¦l. sygn. P.2411
Dostęp on-line:


11/20
Nr opisu: 0000051419
Tytuł oryginału: Równomierne obci±żenie procesorów w systemie wieloprocesorowym.
Autorzy: Krzysztof Taborek, Zdzisław* Pogoda.
¬ródło: W: Siódma Krajowa Konferencja Elektroniki, [Darłówko Wschodnie, 02-04 czerwca 2008]. Materiały konferencji. T. 2. [Gdańsk] : [Polskie Towarzystwo Elektrotechniki Teoretycznej i Stosowanej. Oddział Gdańsk], 2008, s. 441-446, bibliogr. 7 poz.
Organizator: Polskie Towarzystwo Elektrotechniki Teoretycznej i Stosowanej. Oddział Gdańsk, Wydział Elektroniki i Informatyki Politechniki Koszalińskiej
Typ publikacji: RK
Język publikacji: POL
Zasieg terytorialny: K
Afiliacja: praca afiliowana w P¦l.


12/20
Nr opisu: 0000043112
Tytuł oryginału: Równomierne obci±żenie procesorów w systemie wieloprocesorowym
Autorzy: Krzysztof Taborek, Zdzisław* Pogoda.
¬ródło: -Elektronika 2008 R. 49 nr 11, s. 190-192, bibliogr. 7 poz.
p-ISSN: 0033-2089
Słowa kluczowe polskie: procesor ; obci±żenie równomierne ; system wieloprocesorowy ; wydajno¶ć systemu
Słowa kluczowe angielskie: processor ; regular load ; multiprocessor system ; system efficiency
Typ publikacji: A
Język publikacji: POL
Zasieg terytorialny: K
Afiliacja: praca afiliowana w P¦l.
Lokalizacja ¬ródła: P¦l. sygn. P.2411
Dostęp on-line:


13/20
Nr opisu: 0000031061
Tytuł oryginału: Układ arbitrażu z pełn± rotacj± priorytetów do najniższego dla systemu wieloprocesorowego.
Autorzy: Krzysztof Taborek, Edward** Hrynkiewicz, Zdzisław* Pogoda.
¬ródło: W: Szósta Krajowa Konferencja Elektroniki, [Darłówko Wschodnie, 11-13 czerwca 2007]. Materiały konferencji. T. 1. [Gdańsk] : [Polskie Towarzystwo Elektrotechniki Teoretycznej i Stosowanej], 2007, s. 249-254, bibliogr. 6 poz.
Organizator: Polskie Towarzystwo Elektrotechniki Teoretycznej i Stosowanej. Oddział Gdańsk, Wydział Elektroniki i Informatyki Politechniki Koszalińskiej
Słowa kluczowe polskie: układ arbitrażu ; rotacja priorytetów ; system wieloprocesorowy ; wydajno¶ć systemu ; model kolejkowy
Słowa kluczowe angielskie: arbitration circuit ; priority rotation ; multiprocessor system ; system efficiency ; queuing model ; queueing model
Typ publikacji: RK
Język publikacji: POL
Zasieg terytorialny: K
Afiliacja: praca afiliowana w P¦l.
Lokalizacja ¬ródła: P¦l. sygn. Cz.01 119357


14/20
Nr opisu: 0000032121
Tytuł oryginału: Układ arbitrażu z pełn± rotacj± priorytetów do najniższego dla systemu wieloprocesorowego.
Autorzy: Krzysztof Taborek, Edward** Hrynkiewicz, Zdzisław* Pogoda.
¬ródło: W: VI Krajowa Konferencja Elektroniki, [Darłówko Wschodnie, 11-13 czerwca 2007 r.]. Warszawa : Wydaw. Czasopism i Ksi±żek Technicznych SIGMA-NOT, 2007, s. 93-96, bibliogr. 6 poz.
Seria: (Elektronika ; R. 48, nr 11 0033-2089)
Słowa kluczowe polskie: układ arbitrażu ; rotacja priorytetów ; system wieloprocesorowy ; model kolejkowy ; wydajno¶ć systemu
Słowa kluczowe angielskie: queueing model ; priority rotation ; multiprocessor system ; system efficiency
Typ publikacji: RK
Język publikacji: POL
Zasieg terytorialny: K
Afiliacja: praca afiliowana w P¦l.
Lokalizacja ¬ródła: P¦l. sygn. P.2411


15/20
Nr opisu: 0000031538
Tytuł oryginału: Arbitration circuit with cyclically shifted priorities for multiprocessor system.
Autorzy: Krzysztof Taborek, Edward** Hrynkiewicz.
¬ródło: W: Discrete-event system design. DESDes'06. A proceedings volume from the 3rd IFAC Workshop on Discrete-Event System Design, Rydzyna, Poland, 26-28 September 2006. Eds: M. Adamski [et al.]. Zielona Góra : University of Zielona Góra Press, 2006, s. 173-178
Organizator: Institute of Computer Engineering and Electronics University of Zielona Góra
Typ publikacji: RK
Język publikacji: ENG
Zasieg terytorialny: K
Afiliacja: praca afiliowana w P¦l.


16/20
Nr opisu: 0000031765
Tytuł oryginału: Układ arbitrażu o stałych priorytetach dla systemu wieloprocesorowego.
Autorzy: Krzysztof Taborek, Zdzisław* Pogoda.
¬ródło: W: Pi±ta Krajowa Konferencja Elektroniki, [Darłówko Wschodnie, 12-14 czerwca 2006]. Materiały konferencji. T. 1. Koszalin : Wydaw. Uczelniane Politechniki Koszalińskiej, 2006, s. 199-204, bibliogr. 4 poz.
Organizator: Wydział Elektroniki i Informatyki Politechniki Koszalińskiej
Typ publikacji: RK
Język publikacji: POL
Zasieg terytorialny: K
Afiliacja: praca afiliowana w P¦l.


17/20
Nr opisu: 0000021302
Tytuł oryginału: Arbitration circuit with full rotation of priorities to the highest one for multiprocessor system.
Autorzy: Krzysztof Taborek, Edward** Hrynkiewicz.
¬ródło: W: Proceedings of 8th IEEE Workshop on Design and Diagnostics of Electronic Circuits and Systems. DDECS 2005, Sopron, Hungary, April 13-16, 2005. Eds: G. Takach [et al.]. Sopron : University of West Hungary, 2005, s. 202-205
Organizator: Institute of Informatics. University of West Hungary
Typ publikacji: RK
Język publikacji: ENG
Zasieg terytorialny: Z
Afiliacja: praca afiliowana w P¦l.


18/20
Nr opisu: 0000013685
Tytuł oryginału: Układy arbitrażu w systemach wieloprocesorowych. Rozprawa doktorska.
Autorzy: Krzysztof Taborek.
Miejsce i rok obrony: Gliwice, 2003
Opis fizyczny: , 150 s., bibliogr. 96 poz.
Uczelnia i wydział: Politechnika ¦l±ska. Wydział Automatyki, Elektroniki i Informatyki.
Promotor: dr hab. inż. Edward** Hrynkiewicz
Słowa kluczowe polskie: system komputerowy ; systemy ze wspóln± pamięci± ; system wieloprocesorowy ; układ arbitrażu ; algorytm obsługi zgłoszeń ; FPGA
Słowa kluczowe angielskie: computer system ; systems with shared memory ; multiprocessing system ; arbitration circuit ; algorithm for handling requests ; FPGA
Typ publikacji: D
Język publikacji: POL
Zasieg terytorialny: K
Afiliacja: praca afiliowana w P¦l.
Lokalizacja ¬ródła: P¦l. sygn. Cz.Ab. R-3777
Dostęp BCP¦:


19/20
Nr opisu: 0000041883
Tytuł oryginału: An arbitration circuit with maskable priorities for multiprocessor system.
Autorzy: Krzysztof Taborek.
¬ródło: W: International Conference on Programmable Devices and Systems. PDS'96, Ostrava, Czech Republic, November 26-28, 1996. VSB Technical University Ostrava. Department of Electronics and Telecommunication. [B.m.] : [b.w.], 1996, s. 141-146, bibliogr. 6 poz.
Typ publikacji: RK
Język publikacji: ENG
Zasieg terytorialny: Z
Afiliacja: praca afiliowana w P¦l.


20/20
Nr opisu: 0000037079
Tytuł oryginału: Hardware implementation of the 8-bit multiprocessor system.
Autorzy: Krzysztof Taborek.
¬ródło: W: Programmable devices and systems. PDS'95. International conference, Gliwice, Poland, 9-10.11.95. Conference proceedings. [B.m.] : [b.w.], 1995, s. 145-151, bibliogr. 6 poz.
Organizator: Institute of Electronics. Silesian Technical University of Gliwice, Polish Section IEEE
Typ publikacji: RK
Język publikacji: ENG
Zasieg terytorialny: K
Afiliacja: praca afiliowana w P¦l.
Lokalizacja ¬ródła: P¦l. sygn. MgCzO 103530


stosuj±c format:
Nowe wyszukiwanie